JPS63312651A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63312651A JPS63312651A JP14789987A JP14789987A JPS63312651A JP S63312651 A JPS63312651 A JP S63312651A JP 14789987 A JP14789987 A JP 14789987A JP 14789987 A JP14789987 A JP 14789987A JP S63312651 A JPS63312651 A JP S63312651A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- film
- photoresist
- element isolation
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000002955 isolation Methods 0.000 claims abstract description 24
- 239000012535 impurity Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 5
- 238000005468 ion implantation Methods 0.000 claims description 6
- 239000012212 insulator Substances 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 2
- 239000000463 material Substances 0.000 claims 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims 2
- 239000002131 composite material Substances 0.000 claims 1
- 238000002513 implantation Methods 0.000 claims 1
- 238000002844 melting Methods 0.000 claims 1
- 230000008018 melting Effects 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 9
- 230000000694 effects Effects 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 238000001259 photo etching Methods 0.000 abstract 1
- 230000007423 decrease Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000002265 prevention Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 235000015067 sauces Nutrition 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は半導体装置の製造方法に関し、特に絶縁物によ
る素子分離技術に係る。
る素子分離技術に係る。
（従来の技術）
半導体集積回路における素子分離技術においては、現在
選択酸化技術を用いたＬＯＣＯ８法又はその変形技術が
広く用いられている。
選択酸化技術を用いたＬＯＣＯ８法又はその変形技術が
広く用いられている。
しかし々から、素子の微細化に伴い、ｆｉｅｌｄ下の不
純物は、反転やパンチスルー防止のため高濃度にする必
要があり、そうした場合この方法では熱酸化膜形成の際
、多大な熱工程がかかるため、反転防止用不純物や酸化
膜がアクティブ領域へ浸入し、アクティブ領域中のトラ
ンジスタのナローチャネル効果やジャンクション耐圧の
低下を招いたり、素子分離領域の制御性を悪化させる問
題やさらに素子分離領域形成のためのマスク間隔が狭く
なるにつれ、成長酸化膜厚が減少し、素子分離に必要な
酸化膜厚が得られないなどの問題が生じてくる。
純物は、反転やパンチスルー防止のため高濃度にする必
要があり、そうした場合この方法では熱酸化膜形成の際
、多大な熱工程がかかるため、反転防止用不純物や酸化
膜がアクティブ領域へ浸入し、アクティブ領域中のトラ
ンジスタのナローチャネル効果やジャンクション耐圧の
低下を招いたり、素子分離領域の制御性を悪化させる問
題やさらに素子分離領域形成のためのマスク間隔が狭く
なるにつれ、成長酸化膜厚が減少し、素子分離に必要な
酸化膜厚が得られないなどの問題が生じてくる。
（発明が解決しようとする問題点）
このように、素子の微細化によシ、素子分離幅がせまく
なると、次のよつな問題が起こってくる。
なると、次のよつな問題が起こってくる。
（１）分離幅がせまいため、パンチスルー耐圧が低下し
また、フィールドトランジスタのショートチャネル効果
で、反転電圧も低下する。
また、フィールドトランジスタのショートチャネル効果
で、反転電圧も低下する。
（２）ｆｌｌの問題を解決するため、フィールド下不純
物濃度を高めると、選択酸化時の熱拡散で不純物領域が
広がり、アクティブ領域との接合耐圧の低下や、周辺ト
ランジスタのナローチャネル効果をまねく。
物濃度を高めると、選択酸化時の熱拡散で不純物領域が
広がり、アクティブ領域との接合耐圧の低下や、周辺ト
ランジスタのナローチャネル効果をまねく。
（３）耐酸化マスク間隔が狭くなるにつれ成長酸化膜厚
が減少し、イオン注入阻止能や反転電圧が低下する。
が減少し、イオン注入阻止能や反転電圧が低下する。
（問題を解決するための手段）
本発明は、素子分離において高濃度の反転防止不純物領
域を側壁残鵬工程とイオン注入技術を用いて自己整合で
、分離領域中心近傍にのみ形成しようとするものである
。
域を側壁残鵬工程とイオン注入技術を用いて自己整合で
、分離領域中心近傍にのみ形成しようとするものである
。
（作用）
本発明によれば、高濃度の反転防止不純物領域が分離領
域の中心近傍のみに形成された素子分離構造が実現でき
る。
域の中心近傍のみに形成された素子分離構造が実現でき
る。
この構造では、活性領域への不純物の浸み出しがないた
め、活性領域とのジャンクション耐圧が向上すると共に
、ナローチャネル効果も防ぐことができる。さらに１分
離領域中央部の高濃度不純物領域のため、反転耐圧、パ
ンチスルー耐圧も大巾に向上させることができる。
め、活性領域とのジャンクション耐圧が向上すると共に
、ナローチャネル効果も防ぐことができる。さらに１分
離領域中央部の高濃度不純物領域のため、反転耐圧、パ
ンチスルー耐圧も大巾に向上させることができる。
（実施例）
以下、本発明をｎ型ＭＯ８ＦＥＴ製造に適用した場合の
一実施例を説明する。
一実施例を説明する。
第１図（ａ）実施例のＭＯ８Ｆ’ＥＴのゲートに垂直方
向の断面である。６は素子分離領域に反転防止のために
ドープされたｐ型不純物であり、後に形成されるトラン
ジスタのソース、ドレイン領域１０とは接しないように
形成されている。
向の断面である。６は素子分離領域に反転防止のために
ドープされたｐ型不純物であり、後に形成されるトラン
ジスタのソース、ドレイン領域１０とは接しないように
形成されている。
第１図（ｂ）はゲート方向の断面であり、分離領域下の
ｐ型不純物領域が、トランジスタのチャネル領域と接し
ないように形成されている。
ｐ型不純物領域が、トランジスタのチャネル領域と接し
ないように形成されている。
第２図（ａ）〜ｔｇｌは、この様な構造を得るための製
造工程例である。
造工程例である。
ｐ型Ｓｉ基板ＩＫたとえば熱酸化膜２を５００ＯＡ形成
し、その上にたとえばシリコン窒化膜３を４ｏｏｏｉ形
成した後、通常の写真食刻技術を用いて、シリコン窒化
膜３を加工し、その後、たとえばＣＶＤ酸化膜４を５０
０ｋ、多結晶シリコン５を４００ ＯＡ堆積する。伸） 次に異方性エツチングによシ加工面側壁にのみ多結晶シ
リコンを残置させ、これをマスクに、たとえば加速電圧
２２０ ＫｅＶ、ドーズ１）２Ｘ１０ ｅＭでＢ＋１）
をシリコン基板１中に選択的にドーピングし、不純物領
域６を形成する。（ｂ） 次に多結晶シリコンを取りのぞき、たとえば、フォトレ
ジスト７を全面に塗布する。（Ｃ）次に異方性エツチン
グ技術により、フォトレジスト７１を素子分離領域にの
み残置させる。（ｄ）次にこのフォトレジスト７′をマ
スクに、ＣｖＤ膜４、窒化膜３を除去しくするさらに、
等方、異方両エツチング技術を組み合わせ酸化＃２をテ
ーパー加工する。（ｆ） 次に７オトレジスト７′を除去した後、等方エツチング
で形状を整え、（ｇ）周知の工程によりｎ型ＭｏｓＦｇ
’ｒを形成する。（ｈ） 〔発明の効果〕 本発明によれば、自己整合により分離領域中心近傍に高
濃度の反転防止不純物領域をもつ素子分離が実現でき、
それにより、箭述した問題点をすべて解決でき、さらに
、高温熱工程やシリコン基板エツチングを伴わないため
、結晶無欠陥プロセスが実現できる。
し、その上にたとえばシリコン窒化膜３を４ｏｏｏｉ形
成した後、通常の写真食刻技術を用いて、シリコン窒化
膜３を加工し、その後、たとえばＣＶＤ酸化膜４を５０
０ｋ、多結晶シリコン５を４００ ＯＡ堆積する。伸） 次に異方性エツチングによシ加工面側壁にのみ多結晶シ
リコンを残置させ、これをマスクに、たとえば加速電圧
２２０ ＫｅＶ、ドーズ１）２Ｘ１０ ｅＭでＢ＋１）
をシリコン基板１中に選択的にドーピングし、不純物領
域６を形成する。（ｂ） 次に多結晶シリコンを取りのぞき、たとえば、フォトレ
ジスト７を全面に塗布する。（Ｃ）次に異方性エツチン
グ技術により、フォトレジスト７１を素子分離領域にの
み残置させる。（ｄ）次にこのフォトレジスト７′をマ
スクに、ＣｖＤ膜４、窒化膜３を除去しくするさらに、
等方、異方両エツチング技術を組み合わせ酸化＃２をテ
ーパー加工する。（ｆ） 次に７オトレジスト７′を除去した後、等方エツチング
で形状を整え、（ｇ）周知の工程によりｎ型ＭｏｓＦｇ
’ｒを形成する。（ｈ） 〔発明の効果〕 本発明によれば、自己整合により分離領域中心近傍に高
濃度の反転防止不純物領域をもつ素子分離が実現でき、
それにより、箭述した問題点をすべて解決でき、さらに
、高温熱工程やシリコン基板エツチングを伴わないため
、結晶無欠陥プロセスが実現できる。
第１図（ａ） 、 （ｂｌは本発明の一実施例の半導体
装置であり夫々ゲートに垂直な断面ゲート方向断面を示
す図、第２図（ａ）〜（ｈ）はその製造工程を示す図で
ある。 １・・・ｐｍｓｉ基板、２・・・素子分離絶縁膜、３・
・・シリコン窒化膜、４・・・ＣｖＤ酸化膜、５，５１
・・・多結晶シリコン膜、６・・・ｐ型不純物領域、７
．７’・・・フォトレジスト、８・・・チャネル不純物
領域、９・・・ゲート酸化膜、１０・・・ゲート電極、
１）・・・ソース。 ドレイン領域。 代理人 弁理士 則 近 憲 佑 同 松 山 光 ２ 第１図 第 ２ 図 第 ２ 図
装置であり夫々ゲートに垂直な断面ゲート方向断面を示
す図、第２図（ａ）〜（ｈ）はその製造工程を示す図で
ある。 １・・・ｐｍｓｉ基板、２・・・素子分離絶縁膜、３・
・・シリコン窒化膜、４・・・ＣｖＤ酸化膜、５，５１
・・・多結晶シリコン膜、６・・・ｐ型不純物領域、７
．７’・・・フォトレジスト、８・・・チャネル不純物
領域、９・・・ゲート酸化膜、１０・・・ゲート電極、
１）・・・ソース。 ドレイン領域。 代理人 弁理士 則 近 憲 佑 同 松 山 光 ２ 第１図 第 ２ 図 第 ２ 図
Claims (5)
- （１）半導体基板上又はその上に形成された半導体層上
に素子分離絶縁層を介して第１の層を形成する工程と、
素子分離領域のみ選択的に第１の層をエッチング除去す
る工程と、該第１の層の側壁に選択的に耐イオン注入マ
スクを形成する工程と、このマスクと第１の層をマスク
としてイオン注入を行ない、該基板中又はその上に形成
された該半導体層中に素子分離領域よりせまい不純物領
域を形成する工程と、耐エッチングマスク材を該素子分
離領域にのみ形成する工程と、第１の層を除去する工程
と、該耐エッチングマスクを用いて、該絶縁層を加工し
、絶縁物素子分離領域を形成する工程とを備えたことを
特徴とする半導体装置の製造方法。 - （２）前記第１の層はシリコン窒化膜、シリコン酸化膜
、多結晶シリコン膜、高融点金属又はそれらの多層膜で
あることを特徴とする特許請求の範囲第１項記載の半導
体装置の製造方法。 - （３）前記耐イオン注入マスクは、多結晶シリコン、シ
リコン酸化膜又はそれらの多層膜であることを特徴とす
る特許請求の範囲第１項記載の半導体装置の製造方法。 - （４）前記耐イオン注入マスクの側壁膜厚は０．１μｍ
以上であることを特徴とする特許請求の範囲第１項記載
の半導体装置の製造方法。 - （５）前記耐エッチングマスク材は、多結晶シリコン、
フォトレジスト、又はそれらの複合物であることを特徴
とする特許請求の範囲第１項記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14789987A JPS63312651A (ja) | 1987-06-16 | 1987-06-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14789987A JPS63312651A (ja) | 1987-06-16 | 1987-06-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63312651A true JPS63312651A (ja) | 1988-12-21 |
Family
ID=15440659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14789987A Pending JPS63312651A (ja) | 1987-06-16 | 1987-06-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63312651A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5164806A (en) * | 1990-05-23 | 1992-11-17 | Mitsubishi Denki Kabushiki Kaisha | Element isolating structure of semiconductor device suitable for high density integration |
-
1987
- 1987-06-16 JP JP14789987A patent/JPS63312651A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5164806A (en) * | 1990-05-23 | 1992-11-17 | Mitsubishi Denki Kabushiki Kaisha | Element isolating structure of semiconductor device suitable for high density integration |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04346229A (ja) | 半導体装置の素子分離方法 | |
| KR100272527B1 (ko) | 반도체 소자 및 그 제조방법 | |
| US6221736B1 (en) | Fabrication method for a shallow trench isolation structure | |
| JPS63312651A (ja) | 半導体装置の製造方法 | |
| KR100198676B1 (ko) | 반도체 소자의 트랜지스터의 구조 및 제조방법 | |
| JPS63241965A (ja) | 絶縁ゲ−ト型電界効果トランジスタおよびその製造方法 | |
| JP2937459B2 (ja) | 半導体装置におけるコンタクト・ホールの形成方法 | |
| KR100353466B1 (ko) | 트랜지스터 및 그의 제조 방법 | |
| JP2705583B2 (ja) | 半導体装置の製造方法 | |
| JP3061892B2 (ja) | 半導体装置の製造方法 | |
| JPS59177941A (ja) | 素子分離領域の製造方法 | |
| KR100223936B1 (ko) | 트랜지스터 및 그의 제조 방법 | |
| JPH02304935A (ja) | 半導体集積回路の製造方法 | |
| JPS63129664A (ja) | 半導体装置の製造方法 | |
| JPH04246862A (ja) | 半導体集積回路及び半導体集積回路製造方法 | |
| JP3848782B2 (ja) | 半導体装置の製造方法 | |
| JPH04127539A (ja) | 半導体装置の製造方法 | |
| JPH09321294A (ja) | 半導体装置の製造方法 | |
| JPS61144841A (ja) | 半導体装置の製造方法 | |
| JPH06188259A (ja) | 半導体装置の製造方法 | |
| JPS62108576A (ja) | 半導体装置の製造方法 | |
| JPH0629531A (ja) | 半導体装置の製造方法 | |
| JPS61220372A (ja) | 半導体装置の製造方法 | |
| KR20010038754A (ko) | 모스 트랜지스터 제조방법 | |
| JPH04151823A (ja) | 半導体装置およびその製造方法 |