JPS63311567A - アクセス制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概　要］ 本発明はベクトル処理装置におけるアクセス命令の制御
に関し、マスク付きアクセスにおいて従来マスクレジス
タからマスクデータを読み出した後１記憶装置へのアド
レス発生を行っており、アクセスの立上がり時間が長か
った点を解決することを目的とし、マスクデータを一時
保持するマスクデータバッファとマスクレジスタからマ
スクデータを読み出しマスクデータバッファに書き込む
手段を備えて、マスク付きアクセス命令の実行にあたり
、アドレス発生と独立にマスクレジスタを読み出してマ
スクデータバッファに書き込み、主記憶装置からの読出
しデータのベクトルレジスタヘの書込みの際マスクデー
タバッファからマスクデータを読み出しその値により書
込みの可否を制御するよう構成したものである。

［産業上の利用分野］ 本発明はベクトル処理装置における主記憶装置へのアク
セス制御に係わり、特にマスク付きアクセスの制御方式
に関する。

［従来の技術］ ベクトル処理装置は、中央処理装置からのアクセス命令
に応じて、主記憶装置にアクセスしてデータを読み出し
て整列し、高速バッファメモリであるベクトルレジスタ
に格納する。

繰り返し計算に使用するデータ列の読出しの際に、条件
の成立、不成立によってベクトルレジスタに格納すべき
ものと格納しないものに分ける処理を行うことがあり、
そのため条件の結果を示すマスクデータによってアクセ
スを制御することが行われる。これがマスク付きのアク
セスである。

第４図は、ベクトル処理装置における従来のマスク付き
アクセスの制御方式を示す図である。

図において、１はベクトル処理装置（以下、ＶＵと略記
する）である。

２は主記憶装置（ＭＳＵ）であり、３は主記憶制御装置
（ＭＣＵ）である。図では、ＶＵＩ内にはメモリアクセ
ス関連部分だけを示している。

３１はＭＳＵ２へのアクセス要求の優先順位を制御する
優先順位制御部でり、３２は制御パイプラインであり、
３３はＭＳＵ２からの読出しデータの誤り検出訂正を行
うＥＣＣ部である。

１１はＣＰＵからの命令を解釈し各部を制御する命令制
御部である。１２は高速データバッファであるベクトル
レジスタである。１３はＭＳＵ２へのアクセスアドレス
を発生するアドレス発生部である。

１４はマスクデータを格納するマスクレジスタである。

　１５はアクセスデータを制御するアクセスデータ制御
部である。１６はＭＳＵ２からの読出しデータを整列さ
せるデータ整列回路である。

アドレス発生部１３、アクセスデータ制御部１５および
データ整列回路１６をもってアクセスパイプラインを構
成する。

従来は、命令制御部１１よりマスク付きアクセス命令が
発信されると、マスクレジスタ１４に読出しの起動が行
われ、マスクレジスタ１４からマスクデータが読み出さ
れた段階で、アドレス発生部１３においてアドレスの発
生が行われた。

アドレス発生後、要求アドレスと共にマスクデータを付
加して主記憶制御装置３の優先順位制御部３１へ転送し
、マスクデータのオンの要求だけを主記憶装置２へ要求
を出していた。

マスクオンの要求は、ＭＳＵ２へ要求を出した信号に同
期して、またマスクオフの要求はＭＳＵへ要求を出さな
いで、あたかも優先順位制御部３１で優先順位が取られ
たように見せかけて制御パイプライン３２にセットする
。マスクデータは制御パイプライン３２と同一構造のマ
スクデータパイプライン３４に入れられる。ＭＳＵ２か
らの読出しが行われるタイミングに合わせて、制御パイ
プライン３２およびマスクデータパイプライン３４より
アクセスデータ制御部１５に、マスクデータと共にデー
タ転送信号を送出し、データ整列回路１６によりデータ
整列を行って、マスクデータによりベクトルレ［発明が
解決しようとする問題点］ 上記のような従来のマスク付きアクセスの制御方式によ
れば、マスクオフの要求に対して、ＭＳＵのバンクビジ
ィ等を軽減することはできるが、データ転送の順番を保
証するための制御（マスクオフの要求はあたかも優先順
位が取られたように見せかけるが先行する要求が受けつ
けられないと受けつけることができない）が複雑になる
だけではなく、マスクを読み出してからアドレス発生を
行うため、立上がり時間（特に短い転送量を指示された
場合）が長くなるという問題点があった。

本発明は、このような従来の問題点を改称した新規なア
クセス制御方式を提供しようとするものである。

［問題点を解決するための手段］ 第１図は本発明のアクセス制御方式の原理ブロック図を
示す、全図を通じて同一の符号は同一の対象物を示す。

第１図において、１５１はデータ整列回路１６における
データの整列を制御するデータ整列制御回路である。

１５２はマスクデータを一時保持するマスクデータバッ
ファ手段である。

１５３はマスクレジスタ１４からのマスクデータからの
読出しおよびマスクデータバッファ手段１５２への書込
みを制御するマスクデータ転送手段である。

［作用］ 本発明の構成によれば、マスク付きのアクセスでもアド
レス発生部１３によるアドレスの発生は通常どおり行い
、アクセスしている間に、マスクレジスタ１４から読み
出し、マスクデータバッファ１５ｉにマスクデータを一
時保持させておく。

ＭＣＵ３の制御パイプライン３２からのデータ転送信号
により、ＭＳＵ２からの読出しデータが転送されるのに
合わせて、マスクデータバッファ１５２からマスクデー
タを読み出し、そのマスクデータに従って、ベクトルレ
ジスタ１２への書込みの可否を制御する。

このような構成とすることにより、マスクデータを読み
出す動作とは独立にアドレス発生を行うことができ、従
来のようにマスクレジスタの読出しおよびマスクデータ
の転送を待つ必要がなく、従ってアクセス時間を短縮す
ることが可能となって、命令処理速度を向上することが
可能となる。

［実施例］ 以下第２図および第３図に示す実施例により、本発明を
さらに具体的に説明する。

第２図は本発明の一実施例の構成を示すブロック図であ
る。

第３図は本発明の一実施例による命令実行時間を示すタ
イムチャートである。

以下、第２図と第３図を参照して本実施例の動作を説明
する。

（１）　ＣＰ　Ｕからのメモリアクセス命令により、命
令制御部１１はアクセス命令をアドレス発生部１３およ
びアクセスデータ制御部１５へ発信する。アクセス命令
には、先頭アドレス、ディスタンス（各データのアドレ
ス間隔）、およびレングス（データ数）が指定される。

（２）アドレス発生部１３では、アクセス命令に従って
各エレメントデータごとのアドレスを発生して、優先順
位制御部３１ヘアクセス要求を送出する。

このアクセス要求を行っている間に、これとは独立にア
クセスデータ制御部１５では、マスクデータ転送回路１
５３がこの先頭アドレスに該当するマスクレジスタ１４
の続出し制御を行う。

（３）優先順位制御部３１では、優先順位制御を行い、
ＭＳＵ２へアドレスを送出すると共に制御パイプライン
３２へ入れる。マスクレジスタ１４のデータが読み出さ
れる。

（４）優先順位制御部３１では、次々と優先順位制御を
行い、ＭＳＵ２へアドレスを送出すると共に制御パイプ
ライン３２へ入れる。マスクデータ転送回路１５３はマ
スクレジスタ１４から読み出されたマスクデータをマス
クデータバッファ１５２に転送し、マスクデータバッフ
ァ１５２に書き込む。

マスクデータバッファ１５２は制御パイプライン３２と
同一の段数骨のマスクデータをバッファする。

（５）゛制御パイプライン３２からデータ転送信号が発
せれられ、ＭＳＵ２からの最初の読出しデータが転送さ
れる。データ整列制御回路１５１はデータ転送信号に基
づいてデータ整列回路１６を制御し、各バンクからのデ
ータを順序に従い整列させる。

（６）データ整列回路１６で整列された各データについ
て、マスクデータバッファ１５２から読み出したマスク
データに従って書込みの可否が制御されてベクトルレジ
スタ１２へ書き込まれる。

以上、主としてベクトルレジスタ１２へのロード動作に
ついて説明したが、ベクトルレジスタ１２からＭＳＵ２
へのストア動作も同様にして行われる。

ＭＳＵ２からマスクレジスタ１４へのロードも同様に行
うことができる。データ整列回路！６からマスクレジス
タ１４へ向う矢印はこの経路を示す。

第３図は、上記の動作により、第５図に示した従来例に
比べて、ベクトルレジスタへの書込みまでに、３動作サ
イクル分の時間が短縮されていることを示している。

［発明の効果］ 以上説明のように本発明によれば、マスク付アクセス命
令の実行時間を短縮することができ、命令処理速度の向
上に寄与する効果は極めて大である。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の一実施例の構成を示すブロック図、 第３図は本発明の一実施例による命令実行時間を示すタ
イムチャート、 第４図は従来のマスク付きアクセスの制御方式第５図は
従来例による命令実行時間を示すタイムチャートである
。 図面において、 １はベクトル処理装置（ＶＵ）、 ２は主記憶装置（ＭＳＵ）、 ３は主記憶制御装置（ＭＣＵ）、 １１は命令制御部、　　　　１２はベクトルレジスタ、
１３はアドレス発生部、１４はマスクレジスタ、１５は
アクセスデータ制御部、 １６はデータ整列回路、 １５１はデータ整列制御回路、 １５２はマスクデータバッファ（手段）、１５３はマス
クデータ転送回路（手段）、３１は優先順位制御部、　
　３２は制御パイプライン、３３はＥＣＣ部、 ３４はマスクデータパイプライン、 をそれぞれ示す。 ネ肩ツ製開腹！ブロック図 第１図 亭２　閾 弔　４　回

Claims (1)

1. 【特許請求の範囲】 主記憶装置（２）の複数個のバンクにインタリーフされ
   たベクトルレジスタ（１２）およびマスクレジスタ（１
   ４）を有し、ベクトルレジスタ（１２）と主記憶装置（
   ２）との間のデータ転送を行うアクセスパイプラインを
   有するベクトル処理装置（１）において、マスクデータ
   を一時保持する複数段のマスクデータバッファ手段（１
   ５２）と、 マスクレジスタ（１４）からマスクデータを読み出しマ
   スクデータバッファ手段（１５２）へ書き込むマスクデ
   ータ転送手段（１５３）を備え、 マスク付きアクセス命令の実行にあたり、主記憶制御装
   置（３）経由の主記憶装置（２）へのアクセスのための
   アドレス発生と独立に、該当するマスクレジスタ（１４
   ）を読み出しマスクデータバッファ手段（１５２）へ一
   時保持させ、主記憶制御装置（３）からのデータ転送信
   号に応じてマスクデータバッファ手段（１５２）からマ
   スクデータを読み出しその内容によりベクトルレジスタ
   （１２）への書込みの可否を制御するよう構成したこと
   を特徴とするアクセス制御方式。