JPS63311534A - プログラムコントロ−ラ - Google Patents

プログラムコントロ−ラ

Info

Publication number
JPS63311534A
JPS63311534A JP14847587A JP14847587A JPS63311534A JP S63311534 A JPS63311534 A JP S63311534A JP 14847587 A JP14847587 A JP 14847587A JP 14847587 A JP14847587 A JP 14847587A JP S63311534 A JPS63311534 A JP S63311534A
Authority
JP
Japan
Prior art keywords
program
type
rom
systems
object code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14847587A
Other languages
English (en)
Inventor
Yojiro Izumi
泉 洋二郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP14847587A priority Critical patent/JPS63311534A/ja
Publication of JPS63311534A publication Critical patent/JPS63311534A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Programmable Controllers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 E技術分野1 本発明はプログラムコントローラに関するものである。
[背景技術] CPU、メモリ、デコーダ、バッフ7その他の周辺装置
を含むプログラムコントローラを用いて、2点以上の入
力を取り込み、ユーザの設定したプログラムに従い処理
を行い、1点以上の出力を行えるようにした制御システ
ムにおいて、同等の処理を行うにも拘わらず、入力数等
の違うシステムにプログラムコントローラを組み込む場
合、プログラムを夫々のシステムに対応して用意する必
要がある。
ここでいうプログラムはROMに書き込んで於いて、プ
ログラムコントローラに組み込むものであり、用意する
プログラムはソースプログラムのことである。
この場合第5図に示すように各ソースプログラムA、、
A2を7センブルして生成したオブジェクトコードBl
tB2を夫々別のROMC,、ROMC2に書き込む必
要がある。従ってプログラムコントローラを製作するメ
ーカ側では同一品種のプログラムコントローラにおいて
も数種例えば2Wi類のプログラムを管理する必要があ
った。
そこで7センプラの疑似命令の助けを借りて第5図のよ
うにソースプログラムの段階では共通のソースプログラ
ムAとすることができるようにする方法も提案されてい
る。
つまり XXX EQtl TYPEI :XXX EQU TYPE2 IF XXX EQU TYPEI ? NDIF IF XXX EQU TYPEI NDIF ND というように記述して文字定数XXXを疑似命令により
TYPEI又はTYPE2にシステムのタイプを定義し
、アセンブルする際に7センプルがXXXが定義されて
いるタイプに応じてオブジェクトコードB1又はB2を
生成するようにするのである。
この方式によればメーカが管理するソースプログラムが
1種類ですむので管理効率を向上させることができる。
しかしこの方法でもオブジェクトコードは2種類あり、
ROMも結局2種類となるという問題がある。
[発明の目的] 本発明は上述の問題点に鑑みて為されたもので、その[
1的とするところは、ソースプログラム、オブジェクト
コード、ROMを共通とすることができるプログラムコ
ントローラを提供するにある。
[発明の開示1 本発明を以下実施例により説明する。
第1図は本発明の主要な部分の構成を示す実施例回路で
あり、プログラムコントローラの中枢であるCPU 1
からのアドレス信号をデコードするデコーダ2と、この
デコーダ2から出力されるチップセレクト信号C8によ
りチップセレクトされてシステムに応じたプログラムの
タイプを選定するタイプとンSWからの信i上を取り込
んでCP[Jlへ送るバッフ73と、前/己タイプピン
SWとをプログラムコントローラのj・り常の構成(図
示せず)に加えて設けである。
ここでタイプピンSWからの信号が入るステータスポー
ト1土メモリアドレス1こマツピングされており、CP
U 1はこのメモリアドレスのビットが”H”が”L″
かによってプログラム実行中にシステムのタイプを判別
でさるようになっている。
つまり TYPECIIECK:  LD A、(ST^゛間S
)八ND 041+ ET というようなチェックルーチンをプログラムしておいて
、メインプロゲラ11の実行中に必要に応じてPt53
 [+に示すようにチェックルーチンをコールし、タイ
プの判別を行うのである。ここで上記チェックル−チン
のプログラムの1行目はステータスボートのアドレスに
タイプピンSWの状!a f:入力することを示してお
り、この入力はマツピングされたメモリアドレスの2ビ
ツト目に為される。
そしてCPUIがこの入力状態によりタイプ判別を行い
、この判別後、上記チェックルーチンの2行目でゼロフ
ラグを変化させて結果を返す。
モしてCPUIはタイプの判別結果に基づいてROMに
より提供されているシステムのプログラムによろ処理を
タイプに合わせて変更するのである。
このように本発明ではシステムのタイプをタイプピンS
Wの状態でCPUIが判別してプログラム処理の変更を
行うことができるから、tjS5図と同様な共通のソー
スプログラムAを用いて、そのまま共通のオブジェクト
コードBを7センプルにより生成させて、このオブジェ
クトコードなROMCに8Fk込んでおき、プログラム
コントローラにはROMCのプログラムを与えるだけで
、CPU1が上記タイプの判別に基づいてROM Cに
より与えられるプログラム中、システムのタイプに対応
したプログラムで処理を実行することができのである。
[発明の効果1 本発明は上述のようにfft成しであるから、システム
のタイプをハードウェア的に判別させることができ、そ
のためこの判別結果に基づいてプログラム処理を変更す
ることができ、結果共通のソースプログラムからオプノ
エクj・コードを生成して、このオブジェクトコードを
覆さ込んだROMを用いてもプログラム処理時にシステ
ムのタイプに対応するプログラムを寅行することができ
、従ってメーカ側で管埋するソースプログラムは勿論の
こと、ユーザに提供するROMを1種類とすることが可
能となり、管理効率を向上させることができるとともに
、ROMの書き込み作業の能率も向上するという効果が
ある。
【図面の簡単な説明】
第1図は本発明の実施例の要部の回路構成図、f112
図は同上のプログラムのROMへの書き込み手順を示す
説明図、第3図は同上のタイプばチェックルーチンを示
す70−チャート、第4図、第5図は夫々従来のプログ
ラムのROMへの、!FF!込み手順を示す説明図であ
る。 1・・・CPU、2・・・デコーダ、3・・・バッファ
、SW・・・タイプビンである。 代理人 弁理士 百 ロJ 艮 上 第1図 第3図 第4図 第5図 手続補正書(自発) 昭和62年8月28日

Claims (1)

    【特許請求の範囲】
  1. (1)入力を取り込んでユーザプログラムに基づいて処
    理を行い、出力を発生させるプログラムコントローラに
    おいて、入力数によって分けられるシステムのタイプを
    示す信号を発生する手段と、該手段からの信号を入力す
    るステータスポートとを設け、プログラム実行中にこの
    ステータスポートの状態によりシステムのタイプを判別
    してプログラム処理を変更可能としたことを特徴とする
    プログラムコントローラ。
JP14847587A 1987-06-15 1987-06-15 プログラムコントロ−ラ Pending JPS63311534A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14847587A JPS63311534A (ja) 1987-06-15 1987-06-15 プログラムコントロ−ラ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14847587A JPS63311534A (ja) 1987-06-15 1987-06-15 プログラムコントロ−ラ

Publications (1)

Publication Number Publication Date
JPS63311534A true JPS63311534A (ja) 1988-12-20

Family

ID=15453581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14847587A Pending JPS63311534A (ja) 1987-06-15 1987-06-15 プログラムコントロ−ラ

Country Status (1)

Country Link
JP (1) JPS63311534A (ja)

Similar Documents

Publication Publication Date Title
JP2001507142A (ja) 総称データ交換環境において動的データ参照を提供するシステムと方法
US5600807A (en) Programmable controller capable of updating a user program during operation by switching between user program memories
JPH06162228A (ja) データフロープロセッサ装置
CN111177027A (zh) 动态随机存取存储器、内存管理方法、系统及存储介质
JPS63311534A (ja) プログラムコントロ−ラ
JPH01255035A (ja) プロセサ
US4388707A (en) Memory selecting system
JPH08249018A (ja) マルチプロセッサ演算装置、および該装置を有するプログラマブルコントローラ
JPS5854418A (ja) 割込み処理方式
JPH04280328A (ja) プログラム実行アドレストレース方法
JPH0353320A (ja) マイクロプログラム制御方式
JPS58158759A (ja) 情報処理装置
JPH0520104A (ja) 仮想クラスタ間通信処理装置
US5864691A (en) Central processing unit with a selector that bypasses circuits where processing is not required
JPS5839347A (ja) プロセツサ
KR940011045B1 (ko) 마이크로 컨트롤 유닛의 인터럽트 백터 어드레싱 방법
JPS61282946A (ja) プログラマプルコントロ−ラ
JP2764358B2 (ja) データ駆動型情報処理装置
JPH01276241A (ja) 多重割り込み装置
JPH01161537A (ja) 割込制御装置
JPH0337726A (ja) Case文最適化方式
KR19990024475A (ko) 마이크로 제어기와 디지탈 신호 처리기 통합 장치를 구비한 시스템 및 데이타 억세스 방법
JPS61276029A (ja) スタツク制御方式
JPH05158737A (ja) データメモリ読み出し装置
JPH0367357A (ja) マルチcpuシステム