JPH04280328A - プログラム実行アドレストレース方法 - Google Patents
プログラム実行アドレストレース方法Info
- Publication number
- JPH04280328A JPH04280328A JP3067724A JP6772491A JPH04280328A JP H04280328 A JPH04280328 A JP H04280328A JP 3067724 A JP3067724 A JP 3067724A JP 6772491 A JP6772491 A JP 6772491A JP H04280328 A JPH04280328 A JP H04280328A
- Authority
- JP
- Japan
- Prior art keywords
- program
- identifier
- processing
- storage area
- flow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 abstract description 3
- 230000004075 alteration Effects 0.000 abstract 4
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はプログラム実行アドレス
トレース方法に関し、特に処理の流れが変わった際の変
更前の実行アドレスに戻れるプログラム実行アドレスト
レース方法に関する。
トレース方法に関し、特に処理の流れが変わった際の変
更前の実行アドレスに戻れるプログラム実行アドレスト
レース方法に関する。
【０００２】
【従来の技術】従来、オフィースプロセッサ等では、プ
ログラムを実行する際の実行アドレスを記憶していない
ことが一般的である。したがって、ある処理から他の処
理へと単に流れを変える処理のみが実行されていて、再
び元の処理をトレースすることができなかった。
ログラムを実行する際の実行アドレスを記憶していない
ことが一般的である。したがって、ある処理から他の処
理へと単に流れを変える処理のみが実行されていて、再
び元の処理をトレースすることができなかった。
【０００３】
【発明が解決しようとする課題】このため、従来のオフ
ィースプロセッサ等では、前記した処理の流れが変わっ
た際に、それ以前に実行していた処理の流れをトレース
することが困難であるという欠点があった。
ィースプロセッサ等では、前記した処理の流れが変わっ
た際に、それ以前に実行していた処理の流れをトレース
することが困難であるという欠点があった。
【０００４】本発明は、上述した欠点を解消し、プログ
ラムのトレースを容易にしたプログラム実行アドレスト
レース方法を提供することを目的とする。
ラムのトレースを容易にしたプログラム実行アドレスト
レース方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明は、上記目的を達
成するために、実行プログラムの識別子を基に記憶領域
を確保する第一の処理過程と、実行プログラムの処理の
流れを変えるとともに、実行プログラムの識別子を基に
変更前の実行アドレスを前記記憶領域に格納する第二の
処理過程とを備えたことを特徴とするものである。
成するために、実行プログラムの識別子を基に記憶領域
を確保する第一の処理過程と、実行プログラムの処理の
流れを変えるとともに、実行プログラムの識別子を基に
変更前の実行アドレスを前記記憶領域に格納する第二の
処理過程とを備えたことを特徴とするものである。
【０００６】ここで、第一の処理過程は、実行プログラ
ムの識別子が一定の値のときのみ記憶領域を確保し、前
記識別子が前記以外のときには記憶領域の確保を行わな
いことを特徴とするものである。
ムの識別子が一定の値のときのみ記憶領域を確保し、前
記識別子が前記以外のときには記憶領域の確保を行わな
いことを特徴とするものである。
【０００７】また、第二の処理過程は、実行アドレスを
レジスタに記憶し、かつ前記識別子が一定の状態のとき
のみ前記レジスタに記憶した値を前記記憶領域に格納す
ることを特徴とするものである。
レジスタに記憶し、かつ前記識別子が一定の状態のとき
のみ前記レジスタに記憶した値を前記記憶領域に格納す
ることを特徴とするものである。
【０００８】これにより、本発明では、処理の流れが変
わる度に、その直前の実行アドレスが記憶してあるので
、プログラムの処理の流れのトレースが容易になる。
わる度に、その直前の実行アドレスが記憶してあるので
、プログラムの処理の流れのトレースが容易になる。
【０００９】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１０】図１は本発明の実施例を説明するための構
成図である。タスクがエントリされると、記憶判断処理
過程１に入る。記憶判断処理過程１では、実行プログラ
ムの識別子を判断し、この識別子が例えば論理“１”に
なっていれば記憶領域を確保する。ついで、処理過程２
ａ〜２ｄは実行プログラムの処理の流れを変えるととも
に、実行プログラムの識別子を基に変更前の実行アドレ
スを前記記憶領域に格納している。また、処理過程２ａ
〜２ｄ間を結ぶ部分３ａ〜３ｉは、プログラムの実機能
の処理部を示している。
成図である。タスクがエントリされると、記憶判断処理
過程１に入る。記憶判断処理過程１では、実行プログラ
ムの識別子を判断し、この識別子が例えば論理“１”に
なっていれば記憶領域を確保する。ついで、処理過程２
ａ〜２ｄは実行プログラムの処理の流れを変えるととも
に、実行プログラムの識別子を基に変更前の実行アドレ
スを前記記憶領域に格納している。また、処理過程２ａ
〜２ｄ間を結ぶ部分３ａ〜３ｉは、プログラムの実機能
の処理部を示している。
【００１１】さらに、詳細に説明すると、図２は記憶判
断処理過程１の詳細を説明するためのフローチャートで
あり、図３は処理過程２ａ〜２ｄにおける各処理の詳細
を示すフローチャートである。
断処理過程１の詳細を説明するためのフローチャートで
あり、図３は処理過程２ａ〜２ｄにおける各処理の詳細
を示すフローチャートである。
【００１２】ここで、記憶判断処理過程１では、図２に
示すように、実行アドレスの識別子を判断し（ステップ
Ｓ１０）、識別子が立っている（例えば“１”）ときは
記憶領域に実行アドレスを格納するためのテーブルを作
成し（ステップＳ１１）、識別子が立っていないときに
はなにも処理をせずに、この処理過程を終了する。
示すように、実行アドレスの識別子を判断し（ステップ
Ｓ１０）、識別子が立っている（例えば“１”）ときは
記憶領域に実行アドレスを格納するためのテーブルを作
成し（ステップＳ１１）、識別子が立っていないときに
はなにも処理をせずに、この処理過程を終了する。
【００１３】プログラムの実機能処理において処理の流
れを変える要求が発生すると、その度に、図３に示す流
れ変更処理過程２ａ〜２ｄの各処理が行われる。
れを変える要求が発生すると、その度に、図３に示す流
れ変更処理過程２ａ〜２ｄの各処理が行われる。
【００１４】まず、上記要求が実行された実行アドレス
をレジスタにセットする（ステップＳ２１）。次に、前
出の識別子が立っている（例えば“１”）ときには（ス
テップＳ２２）、レジスタにセットされた実行アドレス
を、記憶判断処理過程１で作成されたテーブルに格納す
る（ステップＳ２３）。その後、処理の流れを要求され
たアドレスへ変更する。これにより、テーブルには処理
の流れが変わる直前の実行アドレスが格納されることに
なる。
をレジスタにセットする（ステップＳ２１）。次に、前
出の識別子が立っている（例えば“１”）ときには（ス
テップＳ２２）、レジスタにセットされた実行アドレス
を、記憶判断処理過程１で作成されたテーブルに格納す
る（ステップＳ２３）。その後、処理の流れを要求され
たアドレスへ変更する。これにより、テーブルには処理
の流れが変わる直前の実行アドレスが格納されることに
なる。
【００１５】したがって、上記実施例によれば、流れ変
更処理を実行する毎に、順次次のテーブルへ変更直前の
実行アドレスが格納される。
更処理を実行する毎に、順次次のテーブルへ変更直前の
実行アドレスが格納される。
【００１６】この処理過程は、コンピュータにて実行さ
れるため、プログラムの処理性能にはほとんど影響しな
い。
れるため、プログラムの処理性能にはほとんど影響しな
い。
【００１７】なお、処理の流れが変わった先が不正であ
った場合は、直前の処理の流れでエラーが発生している
ことが考えられるが、本方法によればトレースが容易に
なり障害解析の効率の向上を図ることができる。
った場合は、直前の処理の流れでエラーが発生している
ことが考えられるが、本方法によればトレースが容易に
なり障害解析の効率の向上を図ることができる。
【００１８】
【発明の効果】以上説明したように本発明では、処理の
流れが変わる直前の実行アドレスが記憶されるので、プ
ログラムの処理の流れをトレースすることが容易になる
という効果を有する。
流れが変わる直前の実行アドレスが記憶されるので、プ
ログラムの処理の流れをトレースすることが容易になる
という効果を有する。
【図１】図１は、本発明を用いたプログラム構成図を示
すフローチャートである。
すフローチャートである。
【図２】図２は、記憶判断処理過程の処理を示すフロー
チャートである。
チャートである。
【図３】図３は、流れ変更処理過程の処理を示すフロー
チャートである。
チャートである。
１ 記憶判断処理過程
２ 流れ変更処理過程
Claims (3)
- 【請求項１】 実行プログラムの識別子を基に記憶領
域を確保する第一の処理過程と、実行プログラムの処理
の流れを変えるとともに、実行プログラムの識別子を基
に変更前の実行アドレスを前記記憶領域に格納する第二
の処理過程とを備えたことを特徴とするプログラム実行
アドレストレース方法。 - 【請求項２】 前記第一の処理過程は、実行プログラ
ムの識別子が一定の値のときのみ記憶領域を確保し、前
記識別子が前記以外のときには記憶領域の確保を行わな
いことを特徴とする請求項１記載のプログラム実行アド
レストレース方法。 - 【請求項３】 前記第二の処理過程は、実行アドレス
をレジスタに記憶し、かつ前記識別子が一定の状態のと
きのみ前記レジスタに記憶した値を前記記憶領域に格納
することを特徴とする請求項１記載のプログラム実行ア
ドレストレース方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3067724A JPH04280328A (ja) | 1991-03-08 | 1991-03-08 | プログラム実行アドレストレース方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3067724A JPH04280328A (ja) | 1991-03-08 | 1991-03-08 | プログラム実行アドレストレース方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04280328A true JPH04280328A (ja) | 1992-10-06 |
Family
ID=13353197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3067724A Pending JPH04280328A (ja) | 1991-03-08 | 1991-03-08 | プログラム実行アドレストレース方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04280328A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5940832A (en) * | 1994-03-10 | 1999-08-17 | Fujitsu Limited | Dynamic database structuring method and apparatus, and database clustering method and apparatus |
-
1991
- 1991-03-08 JP JP3067724A patent/JPH04280328A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5940832A (en) * | 1994-03-10 | 1999-08-17 | Fujitsu Limited | Dynamic database structuring method and apparatus, and database clustering method and apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6735774B1 (en) | Method and apparatus for system call management | |
| JPH06231268A (ja) | Ｄａｇ構造ネットワークのトラバーサル状態属性値を保管しかつ復元する方法及び装置 | |
| CN116483643A (zh) | 一种gpu调试方法、装置、设备及存储介质 | |
| JPH04280328A (ja) | プログラム実行アドレストレース方法 | |
| JP3844051B2 (ja) | コントローラ | |
| JP2000215068A (ja) | マルチタスクスケジュ―リング装置 | |
| JPH08249018A (ja) | マルチプロセッサ演算装置、および該装置を有するプログラマブルコントローラ | |
| JP3085309B2 (ja) | デバッグシステム | |
| JPH0283749A (ja) | マイクロプロセッサの内部割込み制御方式 | |
| JPH03189819A (ja) | プログラムの呼び出し処理装置 | |
| JPH08286950A (ja) | 情報処理装置及びトレース情報格納方法 | |
| JPS63311534A (ja) | プログラムコントロ−ラ | |
| JP2504151B2 (ja) | デ―タ処理装置 | |
| JPH05108404A (ja) | デバツガシステム | |
| JPH08249024A (ja) | プログラマブルコントローラ | |
| JPH10320242A (ja) | アプリケーションタスクの検査方法 | |
| JP3543516B2 (ja) | シーケンサのデータトレース方法 | |
| JPH0588935A (ja) | タスクトレース方法 | |
| JP2697230B2 (ja) | デバッグ支援装置 | |
| JPH03225532A (ja) | デバッガの変数トレースのためのコンパイラのコード生成方式 | |
| JPH0997182A (ja) | プログラム変換装置およびデバッグ装置 | |
| JPH07121414A (ja) | ファイルシステム | |
| JPH0136127B2 (ja) | ||
| JPH02146625A (ja) | レジスタ個数の拡張方式 | |
| JPH06103192A (ja) | 実行プログラム更新方式 |