JPH01161537A - 割込制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ＣＰＵに対する割込要求に対し、これを許容
するか否かを制御するための割込、制御装置に関する。

〔従来の技術〕

従来の割込制御装置として、入力された割込要求のレベ
ルを記憶する割込要求レベルレジスタと、割り込みのマ
スクレベルを記憶するマスクレベルレジスタとを備え、
これらレジスタの出力を比較して割込要求の許否を判断
するものが知られている。例えば各レベルレジスタは、
２ビツトの２進データを格納するものとなっており、下
位レベル０から上位レベル３までの４種類の優先順位を
書き込めるようになっている。そして、割込要求レベル
のレジスタには、割込要求の種別による優先度に応じた
レベルが書き込まれ、マスクレベルのレジスタには、処
理ルーチンの優先度に応じたレベルが書き込まれる。こ
れによって両レベルの優位を判別し、現在性われている
処理に対してその割込要求が許容すべきか否かを判別す
るようになっている。

〔発明が解決しようとする問題点〕

ところで、このような割込制御装置において、マイクロ
プログラムの処理の一部で割り込みのマスクレベルを変
更しようとした場合、従来はその処理ルーチンの先頭で
マスクレベルレジスタのマスクレベルを高位に書き換え
るとともに、処理ルーチンの末尾でマスクレベルレジス
タのマスクレベルを低位に書き換えるようにすることが
必要であり、これを各々の処理毎に行わなければならず
、マイクロプログラムが複雑化する問題点があった。

そこで本発明の目的は、マイクロプログラムの複雑化を
回避しつつ、処理ルーチン毎に割り込みのマスクレベル
の変更を行うことのできる割込制御装置を提供すること
にある。

〔問題点を解決するための手段〕

本発明の割込制御装置は、前述の問題点を解決するため
、割込要求のレベルが書き込まれるレベル記憶手段と、
実行するマイクロプログラム命令の読出アドレスが書き
込まれるアドレス記憶手段と、このアドレス記憶手段に
格納されたアドレスに基づくマスクレベルを生成するマ
スクレベル生成手段と、前記レベル記憶手段に格納され
たレベルとマスクレベル生成手段から出力されるレベル
を比較し、割込要求レベルが前記マスクレベルより優位
であるとき割込実行信号を出力する制御手段とを具備す
ることを特徴としている。

〔作用〕

実行するマイクロプログラム命令の読出アドレスレジス
タに応シタマスクレベルがマスクレベル生成手段によっ
て生成され、このマスクレベルが割込要求レベルと比較
されることにより、割込要求の許否判断が行われる。従
って、所望のマスクレベルに応じてマイクロプログラム
命令の読出アドレスを設定することにより、その命令に
応じたマスクレベルを得ることができる。

〔実施例〕

以下実施例につき本発明の詳細な説明する。

第１図は、本発明の一実施例を示すブロック図である。

この割込制御装置は、割込要求レベルレジスタ１と、マ
スクレベルレジスタ２と、アドレスレジスタ３と、制御
回路４とを備えて構成され、各レジスタＬ　２．３に格
納されたデータに基づいて割り込みを認めるか否かを判
断し、この判断結果によって割込実行信号を出力するよ
うになっている。

割込要求レベルレジスタ１は、例えば２ビツトの２進デ
ータを格納するもで、インタフェース回路から供給され
る４段階の割込要求レベルが書き込まれるようになって
いる。

マスクレベルレジスタ２は、割込要求レベルレジスタ１
と同様の構成を有し、２進データによる４段階のマスク
レベルを書き込むようにしたもので、プログラムにより
適宜書き換えられるようになっている。

アドレスレジスタ３には、実行するマイクロプログラム
命令の読出アドレスが書き込まれるようになっており、
このアドレスに対応して例えば１６ビツトの記憶領域を
有して構成されている。

制御回路４には、マスクレベル生成手段５と、比較回路
６．７と、論理積回路８が設けられている。

マスクレベル生成手段５は、アドレスレジスタ３に格納
されているマイクロプログラム命令の読出アドレスを、
その大きさに応じた４段階のレベルに変換するものであ
る。すなわちこのレベルは、１６ビツトの読出アドレス
から各レベルレジスタｌ、−２に格納されるデータと同
様の２ビツト２進データを生成するものである。従って
、実行するマイクロプログラム命令の優先度に対応して
読出アドレスを設定することにより、この読出アドレス
からマイクロプログラム命令の１憂先度に応じた４段階
のマスクレベルを生成できるようになっている。

比較回路６は、割込要求レベルレジスタ１およびマスク
レベルレジスタ２からそれぞれデータを読み出し、この
２ビツト２進データによって表わされたレベルの大小を
比較するようになっており、割込要求レベルレジスタ１
の割込要求レベルが１憂位であるとき、第１の割込要求
信号を出力するものである。

比較回路７は、割込要求レベルレジスタｌから読み出し
たレベルとマスクレベル生成手段５から出力されたレベ
ルとの大小を比較し、割込要求レベルレジスタ１の割込
要求レベルが優位であるとき、第２の割込要求信号を出
力するようになっている。

論理積回路８は、双方の比較回路６．７が共に割込要求
信号を出力したとき、割込要求信号を出力するようにな
っている。

このような割込制御装置では、割込要求レベルレジスタ
１に書き込まれた割込要求レベルが、マスクレベルレジ
スタ２に書き込まれているマスクレベルと、マスクレベ
ル生成手段５から出力されるマイクロプログラム命令の
読出アドレスによるマスクレベルの双方より優位にある
とき、論理積回路８から割込要求信号が出力されＣＰＵ
に供給されることになり、これによって割込処理ルーチ
ンが実行される。なお、操作パネル等からの最優先割込
要求は、この割込制御装置を経ることなく直接ＣＰＬＩ
に供給されるようになっている。

以上のように本実施例の割込制御装置では、マイクロプ
ログラム命令の読出アドレスに基づくマスクレベルによ
って割り込みのマスクを行うことから、マイクロプログ
ラム命令の読み出し毎に所望のマスクレベルが自動的に
設定できる。従って処理ルーチンの先頭や末尾において
マスクレベルレジスタの値を書き換えるというプログラ
ム上の処理が不要となり、マイクロプログラムのステッ
プ数を減少できる。

また、この実施例では、従来と同様のマスクレベルレジ
スタ２を併存させたことから、マイクロプログラムの読
出アドレスに基づくマスクレベルの変更の他にマイクロ
プログラムによってマスクレベルの書き換えが可能であ
り、マイクロプログラム実行中の細かい処理を行うこと
ができるという効果がある。

なお以上の説明において、各レジスタのビット数等の具
体的数値は一例であり、適宜変更して構成できることは
もちろんである。

〔発明の効果〕

以上説明したように、本発明によれば、マイクロプログ
ラム命令の読出アドレスに基づくマスクレベルによって
割り込みのマスクを行うことから、マイクロプログラム
命令の読み出し毎に所望のマスクレベルが自動的に設定
できる。従って処理ルーチンの先頭や末尾においてマス
クレベルレジスタの値を書き換えるというプログラム上
の処理が不要となり、マイクロプログラムのステップ数
を減少できる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図である。 ■・・・・・・割込要求レベルレジスタ、２・・・・・
・マスクレベルレジスタ、３・・・・・・アドレスレジ
スタ、 ４・・・・・・制御回路、 ５・・・・・・マスクレベル生成手段、６．７・・・・
・・比較回路、８・・・・・・論理積回路。

Claims (1)

1. 【特許請求の範囲】 割込要求のレベルが書き込まれるレベル記憶手段と、 実行するマイクロプログラム命令の読出アドレスが書き
   込まれるアドレス記憶手段と、 このアドレス記憶手段に格納されたアドレスに基づいて
   割込要求に対するマスクレベルを生成するマスクレベル
   生成手段と、 前記レベル記憶手段に格納されたレベルとマスクレベル
   生成手段から出力されるレベルを比較し、割込要求レベ
   ルが前記マスクレベルより優位であるとき割込実行信号
   を出力する制御手段 とを具備することを特徴とする割込制御装置。