JPS63310391A - 周波数比較回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） この発明はモータの回転周期を一定に制御するためのサ
ーボ回路などに使用される周波数比較回路に関する。

（従来の技術） ビデオ・テープ・レコーダにおけるキャプスタン・モー
タは、テープを一定速度で走行させるため、常に一定周
期で回転させる必要がある。このような場合、キャプス
タン・モータはサーボ回路によって制御される。第６図
は従来のサーボ回路の構成を示すブロック図である。モ
ータ１１の回転周期は回転周期検出部１２により周波数
信号ＦＧに変換される。ここで検出された周波数信号Ｆ
Ｇは周波数比較回路８０に供給される。この周波数比較
回路８０では、まず上記周波数信号ＦＧの各周期がクロ
ックパルスＣＰをカウントすることによりカウンタ回路
８１で計測され、その後、ラッチ回路８２にラッチされ
る。ラッチ回路８２でラッチされたデータはパルス幅変
調回路（ＰＷＭ回路）８３に送られ、ここでそのデータ
に対応したパルス幅をもつ信号に変換される。この信号
は平滑回路、例えば抵抗と容量とから構成された積分回
路８４に入力され、ここから各周期のパルス幅に比例し
た直流電圧が出力される。上記積分回路８４からの出力
電圧は電圧比較回路８５の一方入力端子（＋）に入力さ
れる。この電圧比較回路８５の他方入力端子（−）には
直流電圧発生回路８６からの出力電圧が常時入力されて
いる。この直流電圧発生回路８Ｇは、上記モータ１１の
回転周期が希望するｌａ１／ｆＯになっているときに積
分回路８５から出力されるべき直流電圧を発生する。そ
して、上記電圧比較回路８５の出力電圧が基準周波数と
モータ１１の実際の回転周波数との差に応じた誤差電圧
となり、この誤差電圧よって上記モータ１１の回転数が
！、ｌｊ　ＩＯされるようになっている。

このような構成よれば、回転周波数が常に基準周波数ｆ
ｏに一致するようにモータ１１がｔｌｌｌ　ｔｉｌｌさ
れる。すなわち第７図の特性図に示すように、積分回路
８４からの出力電圧が周波数ｆｏに対応した電圧に一致
したときに、モータ１１の回転周波数は希望するｆＯに
一致する。

ところで、上記のようなサーボ回路で使用される従来の
周波数比較回路は構成が複雑であり、これにより素子数
が多くなって製造価格が高価となる欠点がある。しかも
、基準周波数に対応した基準電圧を正確に発生する直流
電圧発生回路が必要である。ところが、希望する基準電
圧を高１１度に発生させることは困難であり、基準周波
数を高精度に設定することができないという欠点もある
。

（発明が解決しようとする問題点） このように従来の周波数比較回路は素子数が多く製造価
格が′ｔ４１ｉＩｉとなり、かつ基準周波数を高精度に
設定することができないという欠点がある。

この発明は上記のような事情を考慮してなされたもので
あり、その目的は、回路構成が簡単であり、素子数が少
なく製造価格が安価であり、かつ基準周波数を高精度に
設定することができる周波数比較回路を提供することに
ある。

［発明の構成］ （問題点を解決するための手段） この発明の周波数比較回路は、入力信号と基準周波数信
号の反転信号とから基準周波数信号に対する入力信号の
位相遅れ期間に対応したパルス幅を持つ第１の信号を出
力する第１の論理和回路と、上記入力信号の反転信号と
上記基準周波数信号とから基準周波数信号に対する入力
信号の位相進み期間に対応したパルス幅を持つ第２の信
号を出力する第２の論理和回路と、上記第１、第２の論
理和回路の出力信号をそれぞれ平滑する第１、第２の平
滑手段と、上記第１、第２の平滑手段の出力信号の差に
応じた信号を出力する手段とから構成されている。

（作用） この発明の周波数比較回路では、入力信号と基準周波数
信号の反転信号とのアンド論理をとることによって基準
周波数信号に対する入力信号の位相遅れ期間に対応した
パルス幅を持つ第１の信号が出力され、入力信号の反転
信号と上記基準周波数信号とのアンド論理をとることに
よって基準周波数信号に対する入力信号の位相進み期間
に対応したパルス幅を持つ第２の信号が出力される。上
記第１、第２の信号はそれぞれ平滑されて直流電圧にさ
れ、両筒圧の差に応じた電圧が基準周波数信号と入力信
号との周波数差に対応した電圧として出力される。

（実ｍ例） 以下、図面を参照してこの発明を説明する。第１図はこ
の発明に係る周波数比較回路をモータのサーボ回路に実
施した場合の構成を示すブロック図である。モータ１１
の回転周期は回転周期検出部１２により周波数信号ＦＧ
に変換される。ここで検出された周波数信号ＦＧはこの
発明に係る周波数比較回路２０に入力される。

上記周波数比較回路２０は、周波数信号ＦＧの立上がり
に同期したトリガ信号を発生するトリガ回路２１、上記
トリガ信号が入力されるタイミングから基準周波数ｆＱ
に対応した一定期間りロックパルスＣＰをカウントして
基準周波数信号ＣＫ１を発生するカウンタ回路２２、入
力信号としての上記周波数信号ＦＧと上記基準周波数信
号ＣＫ１とを比較して基準周波数信号ＣＫＩに対する周
波ｔ＆信信号Ｇの位相遅れ期間に対応したパルス幅を持
つ信号ト１１及び詰準周波数信号ＣＫＩに対する周波数
信号ＦＧの位相進み期間に対応したパルス幅を持つ信号
Ｌ１それぞれを出力する比較回路２３、上記両信号）−
１１，Ｌｌをそれぞれ平滑して直流電圧を発生する平滑
回路２４．２５及び上記両平滑回路２４゜２５の出力電
圧の差の電圧を出力する電圧比較回路２６とから構成さ
れている。そして、上記電圧比較回路２６からの出力電
圧によりモータ１１の動作が制御される。

上記構成において、回転周期検出部１２で検出される周
波数信号ＦＧの周期毎にこの周波数信号ＦＧと基準周波
数信号ＣＫ１とが比較回路２３で比較され、両信号の位
相状態に応じて各周期毎にその位相関係に応じたパルス
幅の信号Ｈ１もしくはし１が出力される。両信号Ｈ１，
Ｌｌは各周期を通じ連続してそれぞれ平滑回路２４．２
Ｓで平滑されているので、基準周波ａ信号ＣＫＩに対し
て周波数信号ＦＧの位相が遅れる程、平滑回路２４から
の出力電圧値が大きくなり、他方、周波数信号ＦＧの位
相が進む程、平滑回路２５からの出力電圧値が大きくな
る。そして両平滑回路２４．２５からの出力電圧の差に
応じた電圧が電圧比較回路２６から出力される。

いま、モータ１１の回転周波数が基準周波数ｆ。

よりも低下すると、基準周波数信号ＣＫ１に対して周波
数信号ＦＧの位相が遅れ、平滑回路２４からの電圧が上
昇する。これにより、電圧比較回路２６の出力電圧が上
昇し、モータ１１はより大きな回転数となるようにｉ’
ｊ　＠される。他方、モータ１１の回転周波数が基準周
波数ｆＱよりも上昇すると、基準周波数信号ＣＫ１に対
して周波数倍＠ＦＧの位相が進み、平滑回路２５からの
電圧が上昇する。これにより、電圧比較回路２６の出力
電圧が低下し、モータ１１はより小さな回転数となるよ
うに制御される。このようにしてモータ１１の回数周波
数が基準周波数ｆＱと一致するようにその回転数がυＩ
Ｉ！Ｉｌされる。

第２図は上記周波数比較回路２０内のトリガ回路２１、
カウンタ回路２２、比較回路２３及びその周辺回路の具
体的構成を示す回路図であり、第３図はそのタイミング
チャートである。回転周期検出Ｐｊ５１２で検出される
周波数信号ＦＧは、ＤＩｊ：！フリップ７０ツブの０出
力を入力データに帰還して構成された２分周回路３１に
クロックとして入力され、ここで２分周される。回転周
期検出部１２の検出信号のデユーティは常に一定である
とは限らないので、この２分周回路３１で分周すること
によってデユーティを５０％にしている。そしてこの２
分周された信号をＦＧｌとしており、この信号ＦＧＩは
トリガ回路２１及びカウンタ回路２２に入力される。ま
た、クロックパルスＣＰはＴ型フリップフロップ３２に
り０ツクとして入力される。

トリが回路２１は上記信号ＦＧ１がデータとして入力さ
れるＴ型スリップ７０ツブ３３、このフリップフロップ
３３の口出力がデータとして入力されるＴ型フリップフ
ロップ３４及び上記フリップフロップ３４の口出力と上
記信号ＦＧＩとが入力されるアンドゲート３５とから構
成されており、各フリップフロップ３３．３４のクロッ
クとして上記フリップフロップ３２の口出力が入力され
る。このトリが回路２１では第３図に示すように、信号
ＦＧＩの立上がりに同期してフリップフロップ３２の口
出力の１パルス分に相当する信号がアンドゲート３５か
ら出力される。そして、この信号がトリガ信号ＣＰ１と
してカウンタ回路２２に入力される。

カウンタ回路２２は、前段の口出力を後段のクロック入
力とする如く縦続接続された１１個のＴ型フリップフロ
ップ４１〜５１と、初段から１０段目までの各７リツプ
フロツブ４１〜５０それぞれの口出力及び終段のフリッ
プフロップ５１の口出力が並列に入力されるナントゲー
ト５２と、このナントゲート５２の出力及び上記フリッ
プ７０ツブ３２の口出力とが入力されるアンドゲート５
３とから構成されており、このアンドゲート５３の出力
が上記初段の７リツプフロツブ４１にクロックとして入
力される。そして、各フリップフロップ４１〜５１のク
リア信号として上記トリガ信＠ＣＰ１が入力される。す
なわち、このカウンタ回路２２はトリガ信号ＣＰ１が入
力された時点からアンドゲート５３の出力りＯツクをダ
ウン・カウントし、フリップフロップ４１〜５１それぞ
れのζ出力及びフリップフロップ５１のζ出力が全て１
”レベルの状態をナントゲート５２で検出することによ
ってカウントを停止させる。ナントゲート５２の出力は
常に一定のパルス幅をもつ基準周波数信号ＣＫ１として
利用され、この信号ＣＫ１は比較回路２３に入力される
。

上記比較回路２３は、上記信号ＦＧ１．ＣＫ１それぞれ
を反転するインバータ５５．５６、上記信号ＦＧ１と上
記インバータ５６の出力が入力されるアンドゲート５７
、上記信号ＣＫ１と上記インバータ５５の出力が入力さ
れるアンドゲート５８から構成されており、一方のアン
ドゲート５７の出力が前記信号Ｈ１に、他方のアンドゲ
ート５８の出力が前記信号Ｌ１にそれぞれされている。

ここで、第３図中の周期Ｔ１に示すように、基準周波数
信号ＣＫ１よりも信号ＦＧＩのパルス幅が長い場合、す
なわち基準周波数信号ＣＫＩに対して信号ＦＧＩに位相
遅れがある場合には、信号ＦＧ１が“１″レベルとなっ
ている半周期の期間に信号Ｈ１がその長い分だけ“１″
レベルにされる。他方、第３図中の周期Ｔ２に示すよう
に、基準周波数信号ＣＫ１よりも信号ＦＧ１のパルス幅
が短い場合、すなわち基準周波数信号ＣＫ１に対して信
号ＦＧ１に位相進みがある場合には、信号ＦＧＩが゛°
０°ルベルとなっている半周期の期間に信号Ｌ１がその
長い分だけ゛°１パレベルにされる。

このように上記実施例回路では基準周波数信号ＣＫ１と
入力信号ＦＧ（ＦＧ１’）との比較を行ない、その比較
結果に応じた電圧を得ることができる。このとき、モー
タ１１の回転周波数の基準となる基準周波数ｆＯはカウ
ンタ回路２２の初期値に対応しており、この基準周波数
ｆＱの設定はクロックパルスＣＰの精度のみに左右され
、極めて正確に行なうことができる。しかも、従来に比
べてラッチ回路やＰＷＭ回路が不要であり、回路構成が
比較的簡単なので、従来に比べて素子数を減少させるこ
とができる。これにより、製造価格が安価となる。

ところで、上記実施例回路では信号ＦＧ１の半周期の期
間にのみ基準周波数信号ＣＫＩとの位相比較を行なって
いるため、信号Ｈ１もしくはＬｌを平滑して得られる最
大の直流電圧値は信号Ｈ１もしくはし１の″１″レベル
電圧、すなわち電源電圧の高々１／２であり、前記第１
図中の電圧比較回路２６は低い電圧どうしの比較を行な
うことになる。

第４図はこの発明の他の実施例による構成を示すブロッ
ク図であり、第５図はそのタイミングチャートである。

この実施例回路では上記第２図中のトリが回路２１、カ
ウンタ回路２２及び比較回路２３それぞれを二つ設け、
一方のトリガ回路２１Ａ及び比較回路２３Ａには前記信
号ＦＧ１を入力し、他方のトリガ回路２１１３及び比較
回路２３Ｂにはインバータ２７によって反転された信号
ＦＧ１の反転信号としての信号ＦＧ２を入力するように
している。

上記一方のカウンタ回路２２Ａはトリガ回路２１Ａから
出力されるトリガ信号ＣＰ１に同期してカウントを開始
し、基準周波数信号ＣＫ１を出力する。

他方のカウンタ回路２２Ｂはトリガ回路２１Ｂから出力
されるトリが信号ＣＰ２に同期してカウントを開始し、
基準周波数信号ＣＫ２を出力する。また、比較回路２３
Ａ、２３Ｂでは前記アンドゲート５７．５８の代わりに
ナントゲート６７．６８が使用されている。

そして、比較回路２３Ａ　、　２３Ｂそれぞれのナンド
グー１−６７の出力１−１１．Ｈ２はナンドグ−１・６
９に、ナントゲート６８の出力Ｌｌ、Ｌ２はナントゲー
ト７０にそれぞれ入力されており、上記ナントゲート６
９の出力ＨＯが前記信号Ｈ１の代わりに平滑回路２４に
、ナントゲート７０の出力ＬＯが前記信号Ｌ１の代わり
に平滑回路２５にそれぞれ入力される。

このような構成でなる回路では、第１図の実施例回路で
は比較が行われない信号ＦＧ１の残りの半周期の期間に
、基準周波数信号ＣＫＩと位相が反対の基準周波数信号
ＣＫ２と、これも信号ＦＧＩと位相が反対の信＠ＦＧ２
との間で位相比較を行なっているため、信号Ｈ１，Ｌｌ
と反転関係にある信号Ｈ１，Ｌｌの他に新たな信号８２
゜Ｌ２が得られる。そして、信号Ｈ１とＨ２の合成信号
である信号ＨＯもしくは信＠Ｌ１とＬ２の合成信号であ
る信号ＬＯそれぞれを平滑して得られる最大の直流電圧
値は電源電圧となる。このため、この実施例回路では前
記電圧比較回路２６を入力電圧が高く、感度が十分に高
いところで使用することができ、より高精度に比較を行
なうことができる。

［発明の効果］ 以上説明したようにこの発明によれば、回路構成がＩ’
、！ｉ屯であり、素子数が少なく製造Ｉａｉ格が安価で
あり、かつ基準周波数を高精度に設定することができる
周波数比較回路を提供することができる。

【図面の簡単な説明】

第１図はこの発明に係る周波数比較回路の一実１ＡＶＡ
の構成を示すブロック図、第２図は上記実施例回路の要
部の具体的構成を示す回路図、第３図は上記実施例回路
のタイミングチャート、第４図はこの発明の他の実施例
による構成を示すブロック図、第５図は第４図の実施例
回路のタイミングチャート、第６図は従来のサーボ回路
の構成を示すブロック図、第７図はその動作を説明する
ための特性図である。 ２０・・・周波数比較回路、２１・・・トリが回路、２
２・・・カウンタ回路、２３川比較回路、２４．２５・
・・平滑回路、２Ｇ・・・電圧比較回路。 出願人代理人　弁理士　鈴江武彦 第１図 第４図

Claims (1)

【特許請求の範囲】
1. 入力信号と基準周波数信号の反転信号とから基準周波数
   信号に対する入力信号の位相遅れ期間に対応したパルス
   幅を持つ第１の信号を出力する第１の論理和回路と、上
   記入力信号の反転信号と上記基準周波数信号とから基準
   周波数信号に対する入力信号の位相進み期間に対応した
   パルス幅を持つ第２の信号を出力する第２の論理和回路
   と、上記第１、第２の論理和回路の出力信号をそれぞれ
   平滑する第１、第２の平滑手段と、上記第１、第２の平
   滑手段の出力信号の差に応じた信号を出力する手段とを
   具備したことを特徴する周波数比較回路。