JPS63307968A - サ−マルプリンタ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、−列に一性分の印字ドツト発熱素子を配列
した構造の発熱ヘッドを使用したライン式のサーマルプ
リンタ装置に関するものである。

［従来の技術］ 第４図は従来のサーマルプリンタ装置の電気的構成を示
すブロック図であり、同図において、（１）はＣＰＵ、
（２）はＲＯＭ、（３）はＲＡＭ、（０は入力回路で、
データ入力信号線（２１）を介して外部のホストコンピ
ュータに接続されている。

（５）はカウンタ１　、　（８）はカウンタ２　、　（
７）はパラレルシリアル変換器であり、これらがアドレ
スデータバス（８）に接続されている。

上記パラレルシリアル変換器（７）のシリアル出力（８
）はヘッド（１０）内のシフトレジスタ（１１）のシリ
アル入力端子に接続され、上記シフトレジスタ（１１）
の各レジスタ出力（１２）はラッチ（１３）に接続され
ている・上記ラッチ（１３）の各出力（１４）は複数の
ＮＡＮＤゲート（１５）にそれぞれ入力され、このＮＡ
ＮＤゲート（１５）ノ出力（１６）ハ発熱ヘット（１ｏ
）に−列に１行分か配置された発熱抵抗体（１７）に接
続されている。（１８）はクロック発生器で、その出力
であるクロック（１９）は、上記パラレルシリアル変換
器（７）と、上記シフトレジスタ（１１）と、上記パラ
レルシリアル変換器（７）のＬＯＡＤ端子に出力を接続
している分周器（２０）とにそれぞれ接続されている。

つぎに、上記構成の従来のサーマルプリンタ装置による
印字動作について説明する。

外部のホストコンピュータよりイメージドツトデータの
１ドツト行分（Ｎ個）をデータ入力信号線（２１）を介
して入力し、これを一旦、ＲＡ　Ｍ　（３）内に蓄える
。その後、上記パラレルシリアル変換器（７）よりシリ
アルデータとしてヘッド（１ｏ）のシフトレジスタ（１
１）に入力する。１ドツト行分のシリアルデータのすべ
てかシフトレジスタ（１１）に入力し終わると、カウン
タ２（６）の出力信号によりデータをラッチし、カウン
タ１（５）の出力信号により発熱抵抗体（１７）の発熱
時間をＮＡＮＤゲート（１５）て制御し、インクシート
のインクを感熱紙に熱転写する。

つぎに、印字補正動作について説明する。

−列に配置された発熱抵抗体（１７）において隣接した
発熱抵抗体の片方がオン、もう片方かオフの場合には、
オンした発熱抵抗体の熱か拡散して十分な温度上昇か得
られず、印字かすれを起す。そこで上記印字動作の直後
にＣＰ　Ｕ　（１）は、ＲＡＭ（３）内のイメージドツ
トデータの１行分について演算処理をおこなったイメー
ジドツトデータを作成し、パラレルシリアル変換器（７
）からヘット（１０）のシフトレジスタ（１１）に入力
する。ｌドツト行をすべてシフトレジスタ（１１）に入
力し終わると、カウンタ２（６）の出力信号によりデー
タをラッチし、カウンタ１（５）の出力信号により発熱
抵抗体（１７）の発熱時間をＮＡＮＤゲート（１５）で
制御する。なお、印字補正の動作ではインクシートのイ
ンクを紙に熱転写しないことがある。

上記の印字補正のための演算処理は、ｎ番目のドツトが
通電データ（以下、１とする）であり、乃）つｎ−１番
目とｎ−２番目のドツトがともに非通電データ（以下、
０とする）である場合に、ｎ番目のドツトを１とする処
理をいう。

［発明が解決しようとする問題点コ 上記のように構成された従来のサーマルプリンタ装置に
おいては、印字補正処理にあたって、ホストコンピュー
タからのイメージドツトデータを一旦、ＲＡ　Ｍ　（３
）内に蓄え、ＣＰＵの処理ビット分づつ演算処理をおこ
なう必要かあるために、演算処理時間が長くかかり、印
字補正を含めた印字速度が遅いという欠点かあった。ま
た、ＲＡＭ領域も多くとる必要があり、装置コストの面
でも不利であった。

この発明は上記のような問題点を解消するためになされ
たもので、隣接ドツトを参照した印字補正を高速処理す
ることかできるサーマルプリンタ装置を提供することを
目的とする。

［問題点を解決するための手段］ この発明にかかるサーマルプリンタ装置は、あらかじめ
入力されたデータをパラレルシリアル変換してシリアル
出力するパラレルシリアル変換器と１発熱ヘツドのシフ
トレジスタのシリアル出力をうけて、ｎ番目のド１ント
が１のときにｎ−１番目とｎ＋１ｆｉ目のドツトがとも
に０である場合に１を出力するように演算する演算回路
と、この演算回路の出力と上記パラレルシリアル変換器
からのシリアルと出力を選択的にシフトレジスタに入力
させる選択回路とを備えたことを特徴とする。

［作用］ この発明においては、発熱ヘッドを所定どおりに印字動
作させるためのデータを格納するシフトレジスタ、が、
最初に入力されたデータを一時記憶するデータの役目を
する。そして、印字動作後に、上記シフトレジスタに一
旦、セットされたデータを演算回路を介して、シフトレ
ジスタに再入力することにより、このシフトレジスタか
らのデータ出力と、そのデータの演算、ならびに演算後
のデータの再入力とを単一クロックに同期して実行でき
、印字補正の高速処理が可能となる・また、注目ドツト
が１で、かつその前後ともにＯである場合に注目ドツト
の補正データを１とすることで、０と０のあいだに１が
ある場合に補正することにより、独立した１ドツトをか
すれのないように印字することができる。

［発明の実施例］ 以下、この発明の一実施例を図面にもとづいて説明する
。

第１図はこの発明の一実施例によるサーマルプリンタ装
置の電気的構成を示すブロック図であり、同図において
第４図で示す従来例と同一部分には同一の符号を付して
、それらの説明を省略する。

第１図において、　（２：ｌ）は演算用シフトレジスタ
で、上記ヘット（１０）のシリアル出力（２２）がヘッ
ド（１０）内にあるシフトレジスタ（１１）と同じクロ
ック（１９）で入力される。この演算用シフトレジスタ
（２３）の入力線はｎ−１番目信号（２４）に、シフト
レジスタ（２３）の１段目の出力はｎ番目信号（２５）
に、シフトレジスタ（２３）の２段目の出力はｎ＋１番
目信号（２６）に接続され、これらｎ−１番目信号（２
４）、ｎ番目信号（２５）、ｎ＋１＃目信号（２６）は
それぞれ演算用ゲート（２７）の入力に接続されている
。

（２９）は選択回路で、上記の各演算用ゲート（２７）
の出力（２８）がその入力に接続されている。この選択
回路（２９）はアドレスデータバス（８）に接続された
出力回路（３０）の出力を選択制御信号（３１）として
いる。また、上記選択回路（２９）の他方の入力は、上
記シリアル出力（９）に接続され、選択回路（２９）の
出力（３４）はシフトレジスタ（１１）のデータ入力端
子に接続されている。上記ヘット（１０）にあるシフト
レジスタ（１１）、ラッチ（１３）、ＮＡＮＤゲート（
１５）、発熱抵抗体（１７）はＮビットまたはＮ個の素
子で構成され、上記パラレルシリアル変換器（７）は８
ビツトのデータ入力線を有している。

上記の演算用シフトレジスタ（２３）と演算用ゲー）−
（２７）とから演算回路（３２）が構成されている。

演算用ゲート（２７）の論理式は、ｎ−１番目信号（２
４）をＸｎ−１、ｎ番目信号をＸｎ、ｎ＋１番目信号を
Ｘｎ＋１．出力（２８）をＹとした場合、次式の■で定
義される。

Ｙ　＝　Ｘｎ−１・Ｘｎ　−Ｘｎ＋１　　　　　・・・
・・・■ここて・は論理積、□は否定を表わす。

つぎに、上記構成の印字動作について説明する。なお、
従来と同じ構成部分の動作については詳しい説明を省略
する。

ホストコンピュータ（図示せず）より入力回路（４）を
介してデータが入力されると、それかアドレスデータバ
ス（８）を介してパラレルシリアル変換器（７）のパラ
レル入力にセットされる。たとえば第２図の例では１行
の各ドツトをａｌからａｎまて８ビツトづつセットする
。すなわち、データは、 （０，１，０，１，０，０，１，１，）、（０，口、１
，１，１，０，１．Ｏ）　　・・・の順にパラレルシリ
アル変換器（７）にセットされる。

そしてクロック（１９）を分周器（２０）で１／８分周
して得られたＬＯＡＤ信号によりパラレルシリアル変換
器（７）にロードした後、クロック（１９）に同期して
、１ビツトづつデータをパラレル出力（９）に出力する
。この出力（９）は上記選択回路（２９）を介してヘッ
ト（ｌＯ）のシフトレジスタ（１１）に入力される。す
なわち、このとき、選択回路（２９）は選択制御信号（
３１）によりシリアル出力（９）を選択出力する。シフ
トレジスタ（１１）に入力されたデータは、クロック（
１９）に同期してシフトレジスタ（１１）内をシフトし
ていく。

シフトレジスタ（１１）をＮ回シフトレ動作させ、ａｌ
〜ａｎのデータをセットした後、カウンタ２（６）の出
力信号によりデータをラッチ（１３）にラッチし、カウ
ンタ１（５）の出力信号により発熱抵抗体（１７）　Ｃ
Ｄ、発熱時間なＮＡＮＤゲート（１５）で制御し、イン
クシートのインクを紙に熱転写する。

データをラッチ（１３）にラッチした後に、クロック（
Ｉ９）に同期して上記ヘット（１０）内のシフトレジス
タ（１１）の先頭のデータａｌから順次シリアル出力（
２２）に出力し、＠算用シフトレジスタ（２３）へ入力
する。演算用シフトレジスタ（２３）の出力は演算用ゲ
ート（２７）へ入力され、上記の０式にしたかつて演算
をおこない、演算用ゲート（２７）の出力（２８）は選
択回路（２９）を介してヘット（１０）のシフトレジス
タ（］１）に再入力される。このとき、選択回路（２９
）は選択制御信号（３１）により演算用ゲート（２７）
の出力を選択出力する。

演算回路（３２）はｎ番目のドツトが１であり、かつｎ
−１番目とｎ＋１番目のト１ントかともに０である場合
に１を出力する。上記演算回路（３２）によって、第２
図のようなデータの演算結果は第３図のように、 ＜　　ｏ、ｔ、ｏ、ｔ、ｏ、口、０．０　　）、（Ｑ、
０．Ｏ，（１，０，Ｑ、１．Ｏ）・・・となる。

１ドツト行分がすべてシフトレジスタ（１１）に入力さ
れ、かつカウンタ１（５）の出力信号が終了したならば
、カウンタ２（６）の出力信号によりデータをラッチ（
１３）にラッチし、カウンタ１（５）の出力信号により
発熱抵抗体（１７）の発熱時間をＮＡＮＤゲート（１５
）で制御する。このときにはインクシートのインクを紙
に熱転写しないこともある。

熱転写後、モータ（図示せず）により紙とインクシート
を１ドツト行分進めた後、つぎのドツト性分のデータ処
理を上記と同様におこない、印字動作を実行する。

なお、上記実施例て示した演算用シフトレジスタ（２３
）や演算用ゲート（２７）を他の論理回路て構成した場
合において、シリアル出力（２２）と演算用シフトレジ
スタ（２３）の間にシフトレジスタやバッファなどの論
理回路を入れることにより上記実施例と同様の効果を奏
する。

また、通電データが０で、非通電データがｌであるヘッ
ドを用いた場合でも、上記演算用ゲート（２７）の入出
力の否定をとることで、−上記実施例と同様の効果を奏
する。

［発明の効果］ 以上のように、この発明によれば、印字補正のために発
熱ヘッドのシフトレジスタに再入力するデータを得るに
あたり、最初にシリアルデータが入力される上記シフト
レジスタのシリアル出力を上記演算回路に入力し、その
出力を上記シフトレジスタに再入力する構成としたこと
により、上記シフトレジスタからのデータの出力と、そ
のデータの演算と、演算後の上記シフトレジスタからの
データの再入力といった印字補正のための処理を高速に
実行することができる。

また、上記０式の演算により印字データの０とＯのあい
だに１がある場合に補正することにより、独立した１ド
ツトのかすれのない印字を得ることができる。

さらに、データを一旦、ＲＡＭに蓄える必要かないので
、ＲＡＭ領域か従来よりも少なくてよいとともに、デー
タの演算処理用の特別なソフトも不要となり、ソフト開
発費も含めて装置全体のコストの低減を図り得る。

【図面の簡単な説明】

第１図はこの発明の一実施例によるサーマルプリンタ装
置の電気的構成を示すブロック図、第２図はイメージド
ツトデータの例を示す図、第３図は演算後のイメージド
ツトデータの例を示す図、第４図は従来のサーマルプリ
ンタ装置の電気的構成を示すブロック図である。 （１１）・・・シフトレジスタ、（７）・・・パラレル
シリアル変換器（１７）・・・発熱抵抗体、（１８）・
・・クロック発生器、（２３）・・・演算用シフトレジ
スタ、（２７）・・・演算用ゲート、（２９）・・・選
択回路（３２）・・・演算回路。 なお、図中の同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）あらかじめ定められたデータをパラレル入力とし
   て受けかつクロック発生器のクロックに同期してシリア
   ル出力するパラレルシリアル変換器と、このパラレルシ
   リアル変換器からのシリアル出力が入力されるシフトジ
   スタと、このシフトジスタの格納データにもとづいて所
   定の印字をおこなう発熱ヘッドと、上記シフトジスタの
   シリアル出力を受け所定の演算則にもとづいて演算して
   シリアルな印字補正信号を出力する演算回路と、この演
   算回路の出力と上記パラレルシリアル変換器からのシリ
   アル出力を選択的にシフトレジスタに入力させる選択回
   路とを備えたサーマルプリンタ装置において、上記シフ
   トレジスタからシリアルで出力された印字ドットデータ
   についてその印字ドットデータが通電データでかつその
   前後に出力された印字ドットデータがともに非通電デー
   タである場合にのみ通電データを作成する演算回路と、
   上記演算回路の出力を再び上記シフトレジスタに入力す
   る選択回路とを備えたことを特徴とするサーマルプリン
   タ装置。