JPH0358858A - サーマルヘッドドライバｉｃ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、サーマルヘッドドライバＩＣに関する。

〔従来の技術〕

従来、この種のサーマルヘッドのドライバＩＣ？ｂは、
第３図のブロック図に示すように、シリアルデータＳｓ
とクロック信号ＳＣを入力してビット信号ＳＢ１〜ＢＢ
３■を出力するシフトレジスタ５を有するデータ入力・
シフトレジスタ部３ａと、ビット信号Ｓｔｌ．〜Ｂ　Ｂ
３２を入力するラッチ回路４を有するドライバ出力部２
とを有している。

サーマルヘッドの各発熱素子のオン・オフに対応する記
録信号データは、シフトレジスタにクロック信号ＳＣと
同期してシリアルデータＳＳの形で入力される。

一般に用いられるドライバＩＣ１個あたりのビット数は
、３２あるいは６４が最と多い。

〔発明が解決しようとする課題〕

上述した従来のシリアルデータ型のサーマルヘッドドラ
イバＩＣは、端子数が少ないことや、連続して接続可能
なことから、一ｉにはライン型サーマルヘッドに広く用
いられている。

また、シリアル型サーマルヘッドにも従来この種のドラ
イバＩＣが用いられてきたが、最近のシリアル型プリン
タの性能アップに伴ない、印字する周期が非常に早くな
ってきており、例えば、１００字／秒では、印字周期が
０．４μｓ以上となっている。

このような場合、サーマルヘッドでは、熱履歴制御を必
要とし、一印字周期内において、過去のデータ履歴によ
って各発熱素子を制御するために、データ変更を何度も
行なっている。

ところが、シリアルデータ型のサーマルヘッドドライバ
ＩＣだと、最大にクロック周期に制限されてデータ入力
のスピードに限界があるため、一部のシリアル型サーマ
ルヘッドにはパラレルデータ入力のキーが用いられてい
る。

しかし、パラレル入力型のドライバＩＣでは、ライン型
サーマルヘッドに不向きであること、またシリアル型サ
ーマルヘッドでは、通常、ヘッド当り１個のドライバＩ
ＣＬか使用しないことがら、パラレス入力型のドライバ
ＩＣは使用数量が少なく、価格の高いものとなる欠点を
有している。

本発明の目的は、シリアル型サーマルヘッドの高速タイ
プにも、ライン型サーマルヘッドにも使用できるサーマ
ルヘッドドライバＩＣを提供することにある。

〔課題を解決するための手段〕

本発明のサーマルヘッドドライバＩＣは、シリアルデー
タを入力してドライバ出力部のラッチ回路に複数のシフ
トレジスタ出力信号を供給するシフトレジスタを有する
サマールヘッドドライバＩＣにおいて、前記シフトレジ
スタがパラレルデータを共通に入力する複数のシフトレ
ジスタを含んで構成されている。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の第１の実施例のブロック図である． サーマルヘッドのドライバＩＣＩは、第３図のシャトレ
ジスタ５が４個の８ビットシフトレジスタ５ａ〜５ｄＲ
る点以外は、従来のドライバＩＣ１ｂと同一である。

シルアルデータ・入力の場合は第３図の従来例で説明し
たように直列接続で３２ビットシフトレジスタとして働
く。

パラレルデータ入力の場合は、８ビット毎に、各パラレ
ルロード信号Ｓ　ＰＬＩ〜Ｓ　ＰＬ４が順次入力され、
４本のロード信号３２ビットの入力が完了する。

例えば、このとき、ロード信号間隔をクロック信号ＳＣ
と同じ４ＭＨｚ、すなわち２５０ｎＳで実行すると、３
２ビット入力は１μｓで完了することになる。

これは、シリアル入力を４ＭＨＺのクロック信号ＳＣの
入力で実行したとき８倍のスピードであることは明らか
である。

また、以下の理由により、本発明によってサーマルヘッ
ドのドライバＩＣＩのチップサイズはＩｂに比べてほと
んどは、ドライバ出力部２とパッド面積で占められるの
で、データ入力・シフトレジスタ部３内の論理回路の増
加によりチップサイズの増大の影響はほとんどない。

また、最近のドライブＩＣＩのチップは、片側の辺にド
ライバ部のバットが並び、反対側の論理入力等のバット
数の少ないことである．第２図は本発明の第２の実施例
のブロック図である。

データ入力・シフトレジスタ回路３ｂがロード＼ クロック信号ＳＬｃを入力してパラレルロード信号をＳ
　ｐｔ．ｔ〜Ｓ　ＰＬ４を順次発生されるシフトレジス
タ６を有していることが異る点以外は第１図の第１の実
施例のドライバーＣ１と同一である．本実施例の入力パ
ッド数は第１図の場合の比べて少なくできるので、ドラ
イバ数の多い、例えば８ビット×８の６４ビットの場合
などで有利である． なお、ここで本サーマルヘッドドライブＩＣは、サーマ
ルヘッド基板上に搭載されるものかどうかは限定されな
い。

〔発明の効果〕

以上説明したように本発明は、高速にデータ入力可能な
時にパラレルデータ入力端子を備えており、かつシリア
ルデータ入力にも対応できるようにシフトレジスタを分
割してそれぞれにシリアルデータ端子も備えており、同
一ＩＣでシリアルヘッドにも、ラインヘッドにも対応で
きるという効果がある。

従って、生産数量の増加によってコストを下げ、安価で
、しかも高速のシリアルヘッドを提供できる効果がある
。

【図面の簡単な説明】

第１図は本発明の第１の実施例のブロック図、第２図は
本発明の第２の実施例のブロック図、第３図は従来のサ
ーマルヘッドドライバＩＣの１例のブロック図である。 １．１ａ・・・ドライバＩＣ、２・・・ドライバ出力部
、３．３８・・・データ入力・シフトレジスタ部、４・
・・ラッチ回路、５１〜５ｄ・・・８ビットシフトレジ
スタ、６・・・シフトレジスタ、Ｄ．〜Ｄ３２・・・ド
ライバ出力信号、Ｓｃ・・・パラレルデータ、Ｓ　ＰＬ
Ｉ〜Ｓ　ＰＬ４・・・パラレルロード信号、Ｓ５・・・
シリアルデ−タ、 Ｓ　５ＤＯ ・・・シリアルデータアウト。

Claims (1)

【特許請求の範囲】
1. シリアルデータを入力してドライバ出力部のラッチ回路
   に複数のシフトレジスタ出力信号を供給するシフトレジ
   スタを有するサマールヘッドドライバＩＣにおいて、前
   記シフトレジスタがパラレルデータを共通に入力する複
   数のシフトレジスタを含んでいることを特徴とするサー
   マルヘッドドライバＩＣ。