JPS6327270A - サ−マルプリンタ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野］ この発明は、サーマルプリンタ装置に関し、とくにホス
トコンピュータより送られてくる文字パターンやイメー
ジドツト等のデータを、−列に１行分の印字用ドツト発
熱素子を配列した構造の発熱ヘッドを使用して感熱紙に
熱転写するライン方式のサーマルプリンタ装置に関する
ものである。

［従来の技術］ 第２図は従来のサーマルプリンタ装置の電気的構成を示
すブロック図である。（１）はＣＰＵ、（２）はＲＯＭ
、（３）はＲＡＭ、（４）は入力回路で、データ入力信
号線（２７）を介して外部のホストコンピュータに接続
されている。（５）はカウンタｌ、（６）はカウンタ２
、（７）はパラレルシリアル変換器であり、これらがア
ドレスデータバス（８）に接続されている。」−記パラ
レルシリアル変換器（７）のシリアル出力（８）はヘッ
ド（１０）内のシフトレジスタ（１１）のシリアル入力
端子に接続され、上記シフトレジスタ（＋１）の各レジ
スタ出力（１２）はラッチ（１３）に接続されている。

ラッチ（１３）の各出力（１４）は複数のＮＡＮＤゲー
ト（１５）にそれぞれ入力され、ＮＡＮＤゲート（１５
）の出力（１６）は発熱ヘッド（１０）に−列に１行分
が配置された発熱抵抗体（１７）に接続されている。（
１８）はクロック発生器で、その出力であるクロック（
１８）は、上記パラレルシリアル変換器（７）と、上記
シフトレジスタ（１１）と、上記パラレルシリアル変換
器（７）のＴ、　ＯＡ　Ｄ端子に出力を接続している分
周器（２０）とにそれぞれ接続されている。

つぎに上記構成の従来のサーマルプリンタ装置による印
字動作を説明する。外部のホストコンピュータよりイメ
ージドツトデータの１ドツト行分（ｎ個）をデータ入力
信号線（２７）を介して入力し、これを−１、ＲＡ　Ｍ
　（３）内に蓄える。その後、Ｌ記パラレルシリアル変
換器（７）よりシリアルデータとしてヘッド（ｌＯ）の
シフトレジスタ（ＩＩ）に入力する。１ドツト行分のシ
リアルデータのすべてがシフトレジスタ（１１）に入力
し終えると、カウンタ２（６）の出力信号によりデータ
をラッチし、カウンタ１（５）の出力信号により発熱抵
抗体（１７）の発熱時間をＮＡＮＤゲー）　（１５）で
制御し、インクシートのインクを感熱紙に熱転写する。

つぎに印字補正動作について説明する。−列に配置Ｓれ
た発熱抵抗体（１７）において隣接した発熱抵抗体の片
方がオン、もう片方がオフの場合には、オンした発熱抵
抗体の熱が拡散して十分な温度」二Ｍが得られず、印字
かすれを起こす。そこで上記印字動作の直後にＣＰＵ（
１）は、ＲＡ　Ｍ　（３）内のイメージドツトデータの
１行分について演算処理を行ったイメージドツトデータ
を作成し、パラレルシリアル変換器（７）からヘッド（
ｌＯ）のシフトレジスタ（１１）に入力する。１ドツト
行をすべてシフトレジスタ（１１）に入力し終えると、
カウンタ２（６）の出力信号によりデータをラッチし、
カウンタ１（５）の出力信号により発熱抵抗体（１７）
の発熱時間をＮＡＮＤゲート（＋５）で制御する。なお
、印字補正の動作ではインクシートのインクを紙に熱転
写しない事がある。

この演算処理は、例えば、ｎ　＃　１１のドツトがｌ（
発熱抵抗体オン）であり、かつｎ＋１番［１のドツトが
Ｏ（発熱抵抗体オフ）である場合にｎ番目のドツトを１
とする、または０番１」のドツトが０であり、かつｎ＋
１番目のドツトが１である場合にｎ＋１番［１のドツト
を１とする処理をいう。

［発明が解決しようとする問題点］ 上記のように構成された従来のサーマルプリンタ装置に
おいては、印字補正処理にあたって、ホストコンピュー
タからのイメージドツトデータを−４７，、ＲＡＭ（３
）内に蓄え、ＣＰ　Ｈの処理ビット分づつ演算処理を行
う必要があったために、演算処理時間が長くなり、印字
補正を含めた印字速度がＲいという欠点があった。また
、ＲＡＭ領域も多くとる必要があり、装置コストの面で
も不利であった。

この発明は］二記の問題点を解決するためになされたも
ので、印字補正を高速処理することができるサーマルプ
リンタ装置を提供することをＩ］的とする。

Ｆ問題点を解決するための手段］ この発明にかかるサーマルプリンタ装置は、あらかじめ
定められたデータをパラレルシリアル変換してシリアル
出力するパラレルシリアル変換器と、シフトレジスタの
シリアル出力を受けて所定の演算則に基づいて演算し、
シリアルな印字補正信号を出力する演算回路と、この演
算回路の出力と−）；記パラレルシリアル変換器からの
シリアル出力を選択的にシフトレジスタに入力させる選
択回路とを備えたことを特徴とする。

［作用］ この発明においては、発熱ヘッドを所定どおりに印字動
作させるためのデータを格納するシフトレジスタが、最
初に入力されたデータを一時、記憶するデータの役目を
する。そして、印字動作後に、上記シフトレジスタに一
旦、セットされたデータを演算回路を介して、シフトレ
ジスタに再入力することにより、このシフトレジスタか
らのデータ出力と、そのデータの演算、ならびに演算後
のデータの再入力とを単一クロックに同期して実行でき
、印字補正の高速処理が可能となる。

［実施例］ 以ｆ、この発明の一実施例を図面にもとづいて説明する
。

第１図はこの発明の一実施例の電気的構成を示すブロッ
ク図であって、同図において第２図と同一部分には同一
符号を付してその説明は省略する。（２１）は演算回路
で、前述の発熱ヘッド（ｌＯ）内のシフトレジスタ（１
１）のシリアル出力（２２）が入力され所定の演算則に
基づいて演算し、シリアルＴＪ印字補正信号を出力する
。この演算回路（２１）の出力（２３）は選択回路（２
Ｂ）の入力に接続されている。選択回路（２Ｂ）はアド
レスデータバス（８）に接続された出力回路（２４）の
出力を選択制御信号（２５）としている。また、１−記
選択回路（２６）の他の入力は」−記シリアル出力（８
）に７６　ｍされており、選択回路（２６）の出力は上
記シフトレジスタ（１１）のデータ入力端子に接続され
ている。ヘッド（１０）にあるシフトレジスタ（１１）
、ラッチ（１３）、ＮＡＮＤゲート（１５）、発熱抵抗
体（１７）はｎビットまたはｎ個の素子で構成されてお
り、−］−記パラレルシリアル変換器（７）は８ビツト
のデータ入力線を有している。

つぎに、印字動作について説明する。なお、従来と同じ
構成部分の動作については詳しい説明を省略する。

ホストコンピュータ（図示せず）より入力回路（４）を
介してデータが入力されると、それがアドレスデータバ
ス（８）を介してパラレルシリアル変換器（７）のパラ
レル入力にセットされる。たとえば第３図の例ではｂ１
行の各ドツトなａｌがらａｎ　まで８ビツトづつセット
する。すなわち。

データは（０，０，０，０，０，０，１，１）。

（１，ｊ、Ｏ，Ｏ，Ｏ，Ｏ，０，０）−（７）順にパラ
レルシリアル変換器（７）にセットされる。そしてクロ
ック（１９）を分周器（２０）で１７８分周して得られ
たＬＯＡＤ信号によりパラレルシリアル変換器（７）に
ロードした後、クロック（１９）に同期して、１ビツト
づつデータをパラレル出力（８）に出力する。この出力
（８）は上記選択回路（２６）を介してヘッド（ｌＯ）
のシフトレジスタ（１１）に入力ｙれる。すなわち、こ
のとき選択回路（２Ｂ）は選択制御信号（２５）により
シリアル出力（９）を選択出力する。シフトレジスタ（
１１）に入力されたデータは、クロック（１９）に同期
してシフトレジスタ（１１）内をシフトしていく。

シフトレジスタ（１１）をｎ回シフト動作させ、ＡＩ−
ａｎのデータをセツトシた後、カウンタ２（６）の出力
信号によりデータをラッチ（１３）にラッチし、カウン
タ１（５）の出力信号により発熱抵抗体（１７）の発熱
時間をＮＡＮＤゲート（１５）で制御し、インクシート
のインクを紙に熱転写する。

データをラッチ（１３）にラッチした後に、クロック（
１８）に同期して」−記ヘッド（ｌＯ）内のシフトレジ
スタ（１１）の先頭のデータａ１から順次シリアル出力
（２２）に出力し、これを演算回路（２１）に入力する
。演算回路の出力（２３）は選択回路（２６）を介して
ヘッド（ｌＯ）のシフトレジスタ（１１）に再入力され
る。このとき１選択回路（２６）は選択制御信号（２５
）により演算回路（２６）の出力（２３）を選択出力す
る。

演算回路（２１）はｎ番目のドツトが１であり、かつｎ
＋１番目のドツトがＯである場合にｎ番目のドツトをｌ
とする。またはｎ番目のドツトが０でありかつｎ＋１番
目のドツトが１である場合にｎ＋１番目のドツトを１と
する。」−記第３図のようなデータの演算結果は第４図
のようになり、ｂ、行の場合は（０，０，０，０，０，
０，１゜０．０，１，０，０，０，０，０，０．・・・
）となる。

１ドツト行分がすべてシフトレジスタ（１１）に入力さ
れ、かつカウンタ１（５）の出力信号が終了したならば
、カウンタ２（６）の出力信号によりデータをラッチ（
１３）にラッチし、カウンタ１（５）の出力信号により
発熱抵抗体（１７）の発熱時間をＮＡＮＤゲー）（１５
）で制御する。このときにはインクシートのインクを紙
に熱転写しない事もある。

熱転写後、モータ（図示せず）により紙とインクシート
を１ドツト行分進めた後、つぎのドツト性分のデータ処
理を」−記と同様に行ない、印字動作を実行する。第３
図の例はｂｍ行が１頁の最後のドツト行を示す。

なお、上記実施例では、データは演算回路（２１）を１
行につき１回通過するが、複数回通過しても」−記実施
例と同様の効果を奏する。

［発明の効果］ 以にのように、この発明によれば、印字補正のために発
熱ヘッドのシフトレジスタに再入カスるデータを得るに
あたり、最初にシリアルデータが入力ｙれる」−記シフ
トレジスタのシリアル出力を、ハードウェアによる演算
回路に入力し、その出力を再入力する構成としたことに
より、データ出力と、そのデータの演算と、演算後のデ
ータの再入力といった印字補正のための処理を高速に実
行でき、全体として、かすれのない印字を能率的に行な
うことができる。

また、データを−Ｅ、ＲＡＭに蓄える必要がないので、
ＲＡＭ領域が従来よりも少なくてよいとともに、データ
の演算処理用の特別なソフトも必要となり、ソフト開発
費も含めて装置全体のコストの低減が図り得る。

【図面の簡単な説明】 第１図はこの発明の一実施例によるサーマルプリンタ装
置の電気的構成を示すブロック図、第２図は従来のサー
マルプリンタ装置の電気的構成を示すブロック図、第３
図はイメージドツトデータの例を示す図、第４図は演算
後のイメージドツトデータの例を示す図である。 （１１）・・・シフトレジスタ、（？）・・・パラレル
シリアル変換器、（１７）・・・発熱抵抗体、（１８）
・・・クロック発生器、（２１）・・・演算回路、（２
６）・・・選択回路。 なお、図中、同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）あらかじめ定められたデータをパラレル入力とし
   て受け、クロック発生器のクロックに同期してシリアル
   出力するパラレルシリアル変換器と、このパラレルシリ
   アル変換器からのシリアル出力が入力されるシフトレジ
   スタと、このシフトレジスタの格納データにもとづいて
   所定の印字を行う発熱ヘッドとを備えたサーマルプリン
   タ装置において、上記シフトレジスタのシリアル出力を
   受けて所定の演算則に基づいて演算し、シリアルな印字
   補正信号を出力する演算回路と、この演算回路の出力と
   上記パラレルシリアル変換器からのシリアル出力を選択
   的にシフトレジスタに入力させる選択回路とを備えたこ
   とを特徴とするサーマルプリンタ装置。