JPS63302769A

JPS63302769A - インバ−タの制御方式

Info

Publication number: JPS63302769A
Application number: JP62136490A
Authority: JP
Inventors: Norikazu Kawakami; 了司川上; Koichi Sano; 佐野　耕市; Masamitsu Kumazawa; 熊澤　正光
Original assignee: Nissin Electric Co Ltd
Current assignee: Nissin Electric Co Ltd
Priority date: 1987-05-29
Filing date: 1987-05-29
Publication date: 1988-12-09
Anticipated expiration: 2011-02-21
Also published as: JPH0817580B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は半導体素子を組合せたインバータの制御方式に
係わる。

［従来技術と問題点］例えば６相グレーツ結線のダイオードブリフジで構成し
たものである。３は直流平滑用電解コンデンサ、４は単
相交流変換用トランジスタをブリッジ形に結線したイン
バータブリッジ、５はインバータ出力電流検出ｍシャン
ト抵抗、６は降圧、又は昇圧用変圧器、７は負荷であり
、これらによりインバータ主回路が構成される。

８は主回路と制御回路とを絶縁し、かつ制御信号レベル
まで増幅する絶縁アンプ、８は前記アンプ８に接続され
るローパスフィルタ、１０は前記ローパスフィルタ９よ
りの直流分を反転させる反転増幅器、Ｉｎ前記インバー
タブリッジ４を構成する交流変換用トランジスタＴｌ１
Ｔ２　＋Ｔａ　ｅＴ４のうち、変圧器６をその一方の端
子で直流電源側の正側と直列に接続することのできるＴ
Ｉ、Ｔ４のオン・オフについての位相制御回路であり、
Ｉ２は同じく、変圧器６を前記一方の端子で直流電源側
の負側と直列に接続できるＴ２　＋　７３のオン・オフ
についての位相制御回路である。このような制御構成の
ものをＰＷＭインバータと呼んでいる。

ンバータ出力電流信号は、シャント抵抗５により検出さ
れ、絶縁アンプ８により増幅される。図に示す矢印の方
向を正とすると、検出信号が長周期でみて正の場合、Ｔ
ＩとＴ４のトランジスタの導通幅がＴ２．Ｔ３のトラン
ジスタの導通幅に比べて広いことになる。検出信号が負
の場合は、上記の逆である。

検出信号が正のとき、第６９図のように、主位相制御信
号を補正することにより、ＴＩ　＋’ｒ４のパルス幅を
補正し、負のときはその逆にする。このようにしてイン
バータ出力電流に含まれる直流電流が零になるように制
御される。

インバータ出力電流に含まれる直流成分は小さく、交流
成分を制御に影響しない程度に減衰する必要があるため
、ローパスフィルタとしては直流増幅率が高く、カット
オフ周波数の低いフィルタが使われてきた。この場合、
補正回路の応答時間この偏励磁はインバータ出力に変圧
器が接続される場合、インバータを構成するパワートラ
ンジスタ等の半導体素子のオン・オフ時間のばらつき、
負荷の非線形要素等の原因による直流分によるものであ
り、この直流分によって変圧器が偏励磁し、過電流が流
れ、半導体素子が破損するおそれがある。

［発明の目的・構成］本発明は、この種インバータ装置において発生する偏励
磁抑制の目的でなされたもので、インバータ出力電流信
号を正・負分離し、各々、半サイクルずつ積分し、ピー
ク値ホールドすることにより、正、負交流波形を直流変
換し、その差分を演算することにより、直流分を検出し
、この信号により正側、負側の半導体素子の通電幅を補
正し、変圧器の偏励磁を抑制するものである。

以下実施例により本発明を説明する。第１図は本発明の
実施例である。第５図と同一部分は同一符号で示す。

第５図と同じインバータ主回路が構成され、ンヤント抵
抗５に接続された絶縁増幅器８の出力側に正電流検出用
半波整流回路＋３、負電流検出用半波整流回路１４、波
形整形回路室７がそれぞれ接続され、前記半波整流回路
１３．目をそれぞれ積分回路１５を介して、サンプルホ
ールド回路！Ｂに接続する。

又、波形整形回路１７の出力側は積分リセット回路Ｉ８
及びＨ信号発生回路１９に接続される。前記積分リセッ
ト回路Ｉ８よりの信号は二つの積分回路型５に入力し、
Ｈ信号発生回路璽３よりの信号はそれぞれ二つのサンプ
ルホールド回路１６に入力する。両サンプルホールド回
路１Ｂの出力より差分を演算し、一方は反転増幅器１０
を介し、他方は直接に引出され、主位相制御信号はこれ
により補正されて、それぞれ位相制御回路ｔ１．Ｉ２に
入力する。

［動作コ絶縁アンプ８より得られたインバータ出力信号は、正電
流検出用半波整流回路＋３により正電流のみを検出する
。積分回路１５は積分リセット回路Ｉ８よりのリセット
信号により、前記半波整流回路１３よりの入力信号を積
分し、正電流分の面積に相当する電圧値に変換される。

第２図■〜■は第１図に付された■〜■位置における波
形図である。上記絶縁アンプ８への入力信号Ｎ　ｌ１ｉ
ｌ記半波整流回路１３よりの出力信号及び積分回路１５
の出力信号は第２図の■、■、［Ｆ］に示される。

前記積分回路型５よりの信号は、サンプルホールド回路
Ｉ８によりピーク値にてホールドされ、■に示すように
直流電圧ＶΦに変換される。この動作は１サイクルずつ
繰り返される。負側電流も同様に、１サイクルずつピー
ク値にてホールドされ、■に示すように直流電圧ｖｅに
変換される。なお積分リセット信号及びサンプルホール
ド（ＳアンドＨ）信号は検出電流を波形整形し、■、■
、■に示すようにその立上りにより積分リセットパルス
を、立下りによりホールドパルス信号を発生して得られ
る。

両回路により得られた信号ｖｅとｖｅとの差分がインバ
ータ出力電流の直流分に相当し、半サイクルずつ更新さ
れる。換言すれば、半サイクルの応答で直流分の検出が
できる。このｉａ流分検出信弓ＶΦとｖ６を差動増器に
通し、一方を反転し、差電圧を補正信号として、主位相
制御信号を補正してインバータ出力電流の直流分が零に
なるように動作する。

［９，明の効果コ従来の装置におけるように、ローパスフィルタ９により
直流を検出する場合（１次形の場合）、入力周波数をＧ
ＯＨｚとし、この成分を１％に抑制スルとき、ローパス
フィルタのカットオフ周波数ｆｃ：’：３．８Ｈｚとな
る。

これに５％の直流が重畳したと仮定すると、ｆ　（ｔ　
）　＝０．０５＋０．ＯＩｓｉｎｗｔ　％　　リップル
率：２０％、遅れ時定数：　０．２８ｓｅｃである。

第３図（イ）はローパスフィルタへの入力波形を示し、
同（ロ）はローパスフィルタ出力波形を示している。

これに対して、本発明の積分・ホールド方式による場合
、同様入力に対し、第４図に示す積分器の積分時定数Ｃ
Ｒを１　／１８０　（ｓｅｃ　）に定め、第３図（ハ）
に示す出力信号Ｏ，ＯＳを得た。但し、この積分時定数
ＣＲは、積分値出力が入力振幅と同じレベル１ｖになる
ように選定している。

（ハ）図から明らかなように、本発明の積分・ホールド
方式により直流分を検出する時、出力に入力周波数リフ
プルが含まれない（直流分に変動のない場合）。又、半
サイクルという高速応答で検出が可能、更に直流検出の
Ｓ／Ｎ比が高いといった利点があり、自動制御ループを
設計した時、安定性の高い系が実現できる。

【図面の簡単な説明】

第１図は本発明の実施例をブロック図で示す。第２図は第１図実施例における各部の動作波形を示す。第３図は従来方式と本方式との効果説明図であり、（イ
）は入力を示し、（０）Ｉ（ハ）はそれぞれ従来のロー
パスフィルタ及び本発明の積分・ホールド回路による補
正出力信号を示す。第４図は積分器説明図である。第５図は従来のインバータ制御方式の説明図である。第６図はトランジスタの通電補正の説明図である。６・・・変圧器、７・・・負荷、８・・・絶縁増幅器、
９・・・ローパスフィルタ、　１０・・・反転増幅器、
■・・・Ｔ’＋　＋　７４位相制御回路、■２・・・Ｔ
２．７３位相制御回路、１３・・・正電流検出用半波整
流回路、１４・・・負電流検出用半波整流回路、鳳５・
・・積分回路、１ト・・サンプルホールド回路、＋７・
・・波形整形回路、＋８・・・積分リセット回路、＋３
・・・Ｈ信号発生回路。隻　１ｇ１Ｊ橿号奪２図％３　図算５０算６図

Claims

【特許請求の範囲】

（１）インバータ出力電流信号を正、負分離し、各々、
半サイクルずつ積分し、ピーク値ホールドすることによ
り、正、負交流波形を直流交換し、その差分を演算する
ことにより直流分信号を検出し、該直流分信号により、
正側、負側の半導体素子の通電幅を補正し、変圧器の偏
励磁を制御することを特徴とするインバータの制御方式
。