JPS633650A - 過電流検出方式 - Google Patents
過電流検出方式Info
- Publication number
- JPS633650A JPS633650A JP61148538A JP14853886A JPS633650A JP S633650 A JPS633650 A JP S633650A JP 61148538 A JP61148538 A JP 61148538A JP 14853886 A JP14853886 A JP 14853886A JP S633650 A JPS633650 A JP S633650A
- Authority
- JP
- Japan
- Prior art keywords
- transformer
- current
- output
- main
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 19
- 238000003079 width control Methods 0.000 abstract description 12
- 238000009499 grossing Methods 0.000 abstract description 5
- 230000006641 stabilisation Effects 0.000 abstract description 4
- 238000011105 stabilization Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 3
- 241000272201 Columbiformes Species 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0083—Converters characterised by their input or output configuration
- H02M1/009—Converters characterised by their input or output configuration having two or more independently controlled outputs
Landscapes
- Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は多出力型ＤＣ−ＤＣコンバータにおける過電流
検出方式に関する。
検出方式に関する。
（従来の技術）
直流主電源から多種類の直流電圧を生成するには、周知
のように、スイッチングレギュレータタイプの多出力型
ＤＣ−ＤＣコンバータが使用されることが多い。
のように、スイッチングレギュレータタイプの多出力型
ＤＣ−ＤＣコンバータが使用されることが多い。
第２図はこの種のＤＣ−ＤＣコンバータの一例を示すブ
ロック図である。第２図において、直流入力電圧Ｖをパ
ルス化したスイッチング回路１の出力は、スイッチング
トランスＴ４によって、メイン出力゛う、第１マルチ出
力■および第２マルチ出力■の各電圧値に対応するよう
に電圧変換され、また、パル幅制御回路３はメイン出力
ｖｏと過電流検出回路９の出力に応答して、スイッチン
グ回路１内のスイッチングトランジスタのオン・オフ時
間を制御したシ動作を停止したりすることによって、メ
イン出力Ｖ。の電圧安定化と回路素子の保護をしている
。
ロック図である。第２図において、直流入力電圧Ｖをパ
ルス化したスイッチング回路１の出力は、スイッチング
トランスＴ４によって、メイン出力゛う、第１マルチ出
力■および第２マルチ出力■の各電圧値に対応するよう
に電圧変換され、また、パル幅制御回路３はメイン出力
ｖｏと過電流検出回路９の出力に応答して、スイッチン
グ回路１内のスイッチングトランジスタのオン・オフ時
間を制御したシ動作を停止したりすることによって、メ
イン出力Ｖ。の電圧安定化と回路素子の保護をしている
。
スイッチングトランスＴ４の１次側にはカレントトラン
スＬが直列接続され、過電流検出回路９はカレントトラ
ンスＴ３の２次電流に応答して１次電流■１の過電流を
検出し、パルス幅制御回路３にその検出結果を出力する
ようにしている。
スＬが直列接続され、過電流検出回路９はカレントトラ
ンスＴ３の２次電流に応答して１次電流■１の過電流を
検出し、パルス幅制御回路３にその検出結果を出力する
ようにしている。
（発明が解決しようとする問題点）
このような従来方式においては、１次電流Ｉ、はメイン
出力Ｖ。、第１マルチ出力■および第２マルチ出力Ｖ２
に対応する電流の総和であるため、過電流検出回路９は
、全負荷時には１次電流Ｉ、が規定内の値である限りは
過電流を検出してはならず、また、第１マルチ出力％７
．および第２マルチ出力ｖ２が無負荷時には１次電流１
１が規定外の値になれば過電流を検出しなければならな
い。
出力Ｖ。、第１マルチ出力■および第２マルチ出力Ｖ２
に対応する電流の総和であるため、過電流検出回路９は
、全負荷時には１次電流Ｉ、が規定内の値である限りは
過電流を検出してはならず、また、第１マルチ出力％７
．および第２マルチ出力ｖ２が無負荷時には１次電流１
１が規定外の値になれば過電流を検出しなければならな
い。
第１の条件を満足させるべく、過電流検出回路９のしき
い値を高く設定するようにしているが、マルチ出力ｖｌ
および第２マルチ出力鳩が無負荷になると過電流が的確
に検出できないため、スイッチングトランジスタ、スイ
ッチングトランジスタ等の回路素子にストレスがかかっ
たま＼で動作が続行することになるので、信頼度が低下
したり破壊されたりするという問題点がある。
い値を高く設定するようにしているが、マルチ出力ｖｌ
および第２マルチ出力鳩が無負荷になると過電流が的確
に検出できないため、スイッチングトランジスタ、スイ
ッチングトランジスタ等の回路素子にストレスがかかっ
たま＼で動作が続行することになるので、信頼度が低下
したり破壊されたりするという問題点がある。
（問題点を解決するための手段）
本発明の方式は、スイッチングトランスをメイン出力用
のメイントランスとマルチ出力用のマルチトランスとに
分割して両トランスを並列接続し、メイントランスの１
次側に直列接続したカレントトランスによってメイン出
力の過電流を検出するようにしたことを特徴とする。
のメイントランスとマルチ出力用のマルチトランスとに
分割して両トランスを並列接続し、メイントランスの１
次側に直列接続したカレントトランスによってメイン出
力の過電流を検出するようにしたことを特徴とする。
（実施例）
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す２マルチ出力がある場
合のブロック図である。
合のブロック図である。
第１図を参照すると本実施例は、スイッチング回路１と
、メイントランスＴ１と、マルチトランスＴ２と、３つ
の整流平滑回路２，５および６と、パルス幅制御回路３
と、過電流検出回路４と、２つの電圧安定化回路７およ
び８とで構成されている。
、メイントランスＴ１と、マルチトランスＴ２と、３つ
の整流平滑回路２，５および６と、パルス幅制御回路３
と、過電流検出回路４と、２つの電圧安定化回路７およ
び８とで構成されている。
スイッチング回路１は、パルス幅制御回路３からの信号
に応答してスイッチングし、直流入力電圧Ｖからパルス
電圧を生成する。メイントランスＴ３は直列接続され、
メイントランスＴｌおよびカレントトランスＴ、に対し
て、マルチトランスＴ２が並列接続されている。この結
果、スイッチング回路１から流れ出る１次電流工、はメ
イン電流Ｉｎとマルチ電流Ｉ、とに分流し、過電流検出
回路４はメイン電流Ｉｕの２次電流に応答するようにな
る。
に応答してスイッチングし、直流入力電圧Ｖからパルス
電圧を生成する。メイントランスＴ３は直列接続され、
メイントランスＴｌおよびカレントトランスＴ、に対し
て、マルチトランスＴ２が並列接続されている。この結
果、スイッチング回路１から流れ出る１次電流工、はメ
イン電流Ｉｎとマルチ電流Ｉ、とに分流し、過電流検出
回路４はメイン電流Ｉｕの２次電流に応答するようにな
る。
メイントランスｌはメイン出力Ｖ、％また、マルチトラ
ンス′ｒ２は第１マルチ出力Ｖｌおよび第２マルチ出力
Ｖ２の各電圧値にそれぞれ対応するように、スイッチン
グ回路１の出力電圧を変換し、整流平滑回路２，５およ
び６は変換後の交流電圧を整流平滑してラフな直流電圧
にする。電圧安定化回路７と８は、整流平滑回路５と６
の出力電圧を三端子レギュレータ等を使用して安定化さ
せると共に１電流値が数アンペアと小さいため、過電流
を検出するための回路をも内蔵している。
ンス′ｒ２は第１マルチ出力Ｖｌおよび第２マルチ出力
Ｖ２の各電圧値にそれぞれ対応するように、スイッチン
グ回路１の出力電圧を変換し、整流平滑回路２，５およ
び６は変換後の交流電圧を整流平滑してラフな直流電圧
にする。電圧安定化回路７と８は、整流平滑回路５と６
の出力電圧を三端子レギュレータ等を使用して安定化さ
せると共に１電流値が数アンペアと小さいため、過電流
を検出するための回路をも内蔵している。
メイン出力Ｖ。の定格′電流は第１マルチ出力又や第２
マルチ出力■２に比べて、２５〜１００倍程度であるた
め、その安定化と過電流検出は、パルス幅制御回路３と
過電流検出回路４により行うようにしている。
マルチ出力■２に比べて、２５〜１００倍程度であるた
め、その安定化と過電流検出は、パルス幅制御回路３と
過電流検出回路４により行うようにしている。
メイン出力ｖｏは、第１図に示すように、パルス幅制御
回路３に帰還され、パルス幅制御回路３はこの帰還に応
答してスイッチング回路ｌ内のスイッチングトランジス
タのオン・オフ時間を制御することによシ、メイン出力
鳩を安定化している。
回路３に帰還され、パルス幅制御回路３はこの帰還に応
答してスイッチング回路ｌ内のスイッチングトランジス
タのオン・オフ時間を制御することによシ、メイン出力
鳩を安定化している。
−方、過電流検出回路４にはメイン電流Ｉｕがカレント
トランスＬで変換された２次電流が入力され、その過電
流を検出してパルス幅制御回路３に検出結果を出力する
。パルス幅制御回路３は、この検出結果に対しても応答
し、過電流が検出されていればスイッチング回路１内の
スイッチングトランジスタを遮断状態にする。
トランスＬで変換された２次電流が入力され、その過電
流を検出してパルス幅制御回路３に検出結果を出力する
。パルス幅制御回路３は、この検出結果に対しても応答
し、過電流が検出されていればスイッチング回路１内の
スイッチングトランジスタを遮断状態にする。
（発明の効果）
本発明によれば、以上に述べたように、スイッチングト
ランスをメイントランスとマルチトランスとに分割した
だめ、メイン電流のみに応答して過電流を検出できるよ
うになるので、過電流検出のしきい値をメイン電流対応
に設定でき、従来方式におけるように、マルチ出力が無
負荷のときにメイン出力が過負荷になったま＼動作が続
行することがなく、回路素子を保護できるようになる。
ランスをメイントランスとマルチトランスとに分割した
だめ、メイン電流のみに応答して過電流を検出できるよ
うになるので、過電流検出のしきい値をメイン電流対応
に設定でき、従来方式におけるように、マルチ出力が無
負荷のときにメイン出力が過負荷になったま＼動作が続
行することがなく、回路素子を保護できるようになる。
第１図は本発明の一実施例、第２図は従来例をそれぞれ
示す。 Ｔ１・・・・・・メイントランス、Ｔ２・・・・・・マ
ルチトランス、Ｔ３・・・・・・カレントトランス、Ｔ
４・・・・・・スイッチングトランス、１・・・・・・
スイッチング回路、２．５．６・・・・・・整流平滑回
路、３・・・・・・パルス幅制御回路、４，７１・・・
・・過電流検出回路、７，８・・・・・・電圧安定化回
路。 牛 ｊ 図
示す。 Ｔ１・・・・・・メイントランス、Ｔ２・・・・・・マ
ルチトランス、Ｔ３・・・・・・カレントトランス、Ｔ
４・・・・・・スイッチングトランス、１・・・・・・
スイッチング回路、２．５．６・・・・・・整流平滑回
路、３・・・・・・パルス幅制御回路、４，７１・・・
・・過電流検出回路、７，８・・・・・・電圧安定化回
路。 牛 ｊ 図
Claims (1)
- スイッチングトランスをメイン出力用のメイントランス
とマルチ出力用のマルチトランスとに分割して両トラン
スを並列接続し、前記メイントランスの１次側に直列接
続したカレントトランスによってメイン出力の過電流を
検出するようにしたことを特徴とする多出力型ＤＣ−Ｄ
Ｃコンバータの過電流検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61148538A JPS633650A (ja) | 1986-06-24 | 1986-06-24 | 過電流検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61148538A JPS633650A (ja) | 1986-06-24 | 1986-06-24 | 過電流検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS633650A true JPS633650A (ja) | 1988-01-08 |
Family
ID=15455015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61148538A Pending JPS633650A (ja) | 1986-06-24 | 1986-06-24 | 過電流検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS633650A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01318552A (ja) * | 1988-06-20 | 1989-12-25 | Yokogawa Electric Corp | 多出力直流安定化電源装置 |
| JP2006288192A (ja) * | 2005-04-01 | 2006-10-19 | Harmer + Simmons (France) Sas | 複数のチャネルを有するコンバータ |
-
1986
- 1986-06-24 JP JP61148538A patent/JPS633650A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01318552A (ja) * | 1988-06-20 | 1989-12-25 | Yokogawa Electric Corp | 多出力直流安定化電源装置 |
| JP2006288192A (ja) * | 2005-04-01 | 2006-10-19 | Harmer + Simmons (France) Sas | 複数のチャネルを有するコンバータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7208883B2 (en) | Current detection circuit, and power supply apparatus, power supply system and electronic apparatus using the current detection circuit | |
| US6381152B1 (en) | Method of driving semiconductor switching device in non-saturated state and power supply apparatus containing such a switching device | |
| JP2888729B2 (ja) | 出力短絡保護回路 | |
| US3930194A (en) | Inverter control circuit | |
| US6903912B2 (en) | Method for recognition and/or limiting the short-circuit state of a switching converter and switching converter | |
| JPH09168278A (ja) | フルブリッジ形スイッチングレギュレータの偏磁防止回路 | |
| JPS633650A (ja) | 過電流検出方式 | |
| JPH08289468A (ja) | 並列運転用直流電源 | |
| JP2006050800A (ja) | 直流−直流変換装置の変圧器偏磁検出装置 | |
| JPS63287364A (ja) | スイツチングレギユレ−タの補助電源回路 | |
| US20190214901A1 (en) | Auxiliary converter circuit and its method of operation | |
| JPH0241778A (ja) | インバータ溶接機 | |
| JP2001145347A (ja) | スイッチング電源装置 | |
| JPS5950772A (ja) | 電源装置 | |
| JP2846679B2 (ja) | 電源ユニットの並列冗長運転方式 | |
| JPS5688516A (en) | Control circuit for voltage droop of multiple-output constant-voltage power source | |
| JP6632067B2 (ja) | スイッチング電源装置 | |
| JPS6238929B2 (ja) | ||
| JPS6318962A (ja) | スイツチング電源 | |
| JPS5827215A (ja) | 多出力スイッチング電源の過負荷保護装置 | |
| JP2002044954A (ja) | 電源回路 | |
| JP2600711B2 (ja) | クロスレギュレーションにおける非制御系出力電圧安定化回路 | |
| JPS6248263A (ja) | Ｄｃ−ｄｃコンバ−タ | |
| JPH01160361A (ja) | スイッチング電源装置 | |
| SU1577013A1 (ru) | Источник вторичного электропитани |