JPS6238929B2 - - Google Patents
Info
- Publication number
- JPS6238929B2 JPS6238929B2 JP53057354A JP5735478A JPS6238929B2 JP S6238929 B2 JPS6238929 B2 JP S6238929B2 JP 53057354 A JP53057354 A JP 53057354A JP 5735478 A JP5735478 A JP 5735478A JP S6238929 B2 JPS6238929 B2 JP S6238929B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- output
- overcurrent protection
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 23
- 238000004804 winding Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Landscapes
- Emergency Protection Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は多出力DC／DCコンバータにおける過
電流保護回路に関するものである。
電流保護回路に関するものである。
１個の直流電源から、異なる多数の負荷に対し
て出力を供給する多出力DC／DCコンバータは多
くの場合において用いられている。
て出力を供給する多出力DC／DCコンバータは多
くの場合において用いられている。
このような多出力DC／DCコンバータにおける
過電流の保護は、１次側に設けられた電流検出回
路によつて過電流状態を検出し、この検出信号に
よつて制御回路を制御して、入力電圧を遮断もし
くは低下させて保護することが通常行われてい
た。
過電流の保護は、１次側に設けられた電流検出回
路によつて過電流状態を検出し、この検出信号に
よつて制御回路を制御して、入力電圧を遮断もし
くは低下させて保護することが通常行われてい
た。
第１図はこのような従来の過電流保護回路の構
成を示したブロツク図である。第１図において、
直流電源Ｖioからの直流電流は交互に開閉するス
イツチSW1，SW2を経てトランスT1の１次側巻線
P1，P2に交互に流れる。これによつてトランス
T1の２次側巻線S1，S2，…，Ｓoにそれぞれ巻線
比に応じた交流電圧を発生する。各２次側出力電
圧によりそれぞれ整流回路REC1，REC2，…，
RECoを経て直流出力電圧Ｖp1，Ｖp2，…，Ｖpoを
発生し、それぞれの負荷抵抗R1，R2，…，Ｒoを
経て負荷電流Ｉp1，Ｉp2，…，Ｉpoが流れる。各
スイツチSW1，SW2の開閉は制御回路CONTの信
号により、交互に一定の周期で行われる。
成を示したブロツク図である。第１図において、
直流電源Ｖioからの直流電流は交互に開閉するス
イツチSW1，SW2を経てトランスT1の１次側巻線
P1，P2に交互に流れる。これによつてトランス
T1の２次側巻線S1，S2，…，Ｓoにそれぞれ巻線
比に応じた交流電圧を発生する。各２次側出力電
圧によりそれぞれ整流回路REC1，REC2，…，
RECoを経て直流出力電圧Ｖp1，Ｖp2，…，Ｖpoを
発生し、それぞれの負荷抵抗R1，R2，…，Ｒoを
経て負荷電流Ｉp1，Ｉp2，…，Ｉpoが流れる。各
スイツチSW1，SW2の開閉は制御回路CONTの信
号により、交互に一定の周期で行われる。
第１図のごとき回路において、１次側に設けら
れた電流検出回路DETを通じて流れる電流をＩio
とすると、次の関係が成立する。
れた電流検出回路DETを通じて流れる電流をＩio
とすると、次の関係が成立する。
Ｉio＝k1Ip1＋k2Ip2＋……＋ｋoＩpo (1)
ここで、k1，k2，…，ｋoは整流回路等の効率を
含めた換算率である。
含めた換算率である。
(1)式から明らかなごとく、各出力電流Ｉp1，Ｉ
p2，…，Ｉpoが規定電流値であるか、またはこれ
に近い値のときは入力電流Ｉioはその規定電流値
またはこれに近い値である。従つて、例えばいず
れか一つの出力回路に異常が生じて出力電流が規
定値以上に増加した場合は、１次側入力電流Ｉio
も規定値以上となる。従つて過電流検出回路
DETが動作して信号を発生し、これによつて制
御回路CONTはスイツチSW1，SW2を遮断状態と
するので、過電流に対する保護が行われる。
p2，…，Ｉpoが規定電流値であるか、またはこれ
に近い値のときは入力電流Ｉioはその規定電流値
またはこれに近い値である。従つて、例えばいず
れか一つの出力回路に異常が生じて出力電流が規
定値以上に増加した場合は、１次側入力電流Ｉio
も規定値以上となる。従つて過電流検出回路
DETが動作して信号を発生し、これによつて制
御回路CONTはスイツチSW1，SW2を遮断状態と
するので、過電流に対する保護が行われる。
しかしながら負荷が変動する場合、各出力回路
中に負荷電流の小さいものが混在するとき、例え
ばある１回路のみが過電流状態となつても(1)式の
関係から入力電流Ｉioが規定値に達せず、従つて
電流検出器DETが動作しないことがあり得る。
このような状態で過電流保護を行おうとすれば電
流検出器DETにおける検出電流の設定値を小さ
くしなければならず、これは逆に２次側に必要以
上の容量を持たせることとなつて不経済である。
さらに適当な検出電流値の設定が複雑かつ困難で
ある。このようにして従来の過電流保護回路は十
分な保護を行わない欠点があつた。
中に負荷電流の小さいものが混在するとき、例え
ばある１回路のみが過電流状態となつても(1)式の
関係から入力電流Ｉioが規定値に達せず、従つて
電流検出器DETが動作しないことがあり得る。
このような状態で過電流保護を行おうとすれば電
流検出器DETにおける検出電流の設定値を小さ
くしなければならず、これは逆に２次側に必要以
上の容量を持たせることとなつて不経済である。
さらに適当な検出電流値の設定が複雑かつ困難で
ある。このようにして従来の過電流保護回路は十
分な保護を行わない欠点があつた。
本発明は、このような従来技術の過電流保護回
路の欠点を除去した新規な発明であつて、その目
的は入力電流を制御すべき制御回路は１個であつ
て、しかも各出力回路における検出電流値の設定
をそれぞれ独立に行いうる過電流保護回路を提供
することにある。この目的を達成するため、本発
明の過電流保護回路においては、各出力回路に電
流検出回路を設け、各検出回路からの信号を論理
的に加算した出力によつて制御回路を制御して、
多数の負荷に供給される電圧を垂下させることに
より、過電流に対する保護を行うようにしたこと
を特徴とするものである。
路の欠点を除去した新規な発明であつて、その目
的は入力電流を制御すべき制御回路は１個であつ
て、しかも各出力回路における検出電流値の設定
をそれぞれ独立に行いうる過電流保護回路を提供
することにある。この目的を達成するため、本発
明の過電流保護回路においては、各出力回路に電
流検出回路を設け、各検出回路からの信号を論理
的に加算した出力によつて制御回路を制御して、
多数の負荷に供給される電圧を垂下させることに
より、過電流に対する保護を行うようにしたこと
を特徴とするものである。
以下、実施例について詳細に説明する。
第２図は本発明の過電流保護回路の一実施例の
構成を示すブロツク図である。同図において２は
制御回路、３はOR回路、４―１，４―２，…，
４―oは電流検出回路、５―１，５―２，…，５
―oは整流回路、６はダイオード、７は制御スイ
ツチ、８は電源トランスである。また制御回路２
において９はパルス幅変調回路、１０はドライブ
回路である。
構成を示すブロツク図である。同図において２は
制御回路、３はOR回路、４―１，４―２，…，
４―oは電流検出回路、５―１，５―２，…，５
―oは整流回路、６はダイオード、７は制御スイ
ツチ、８は電源トランスである。また制御回路２
において９はパルス幅変調回路、１０はドライブ
回路である。
第２図において、制御回路２におけるパルス幅
変調回路９は方形波信号を発生し、ドライブ回路
１０はこの方形波信号に応じて駆動信号を発生し
て、制御スイツチ７を方形波信号に対応してオン
オフする。従つて制御スイツチ７とダイオード６
とを介して電源トランス８の両１次側巻線に交互
に電流が流れて、各２次側巻線にそれぞれ交流電
圧を発生する。これによつて２次回路において、
第１図の場合と同様にそれぞれ整流回路５―１，
５―２，…，５―oを経て直流出力電圧Ｖp1，Ｖp
２，…，Ｖpoが発生し、それぞれ負荷抵抗R1，
R2，…，Ｒoを経て負荷電流Ｉp1，Ｉp2，…，Ｉpo
が流れる。
変調回路９は方形波信号を発生し、ドライブ回路
１０はこの方形波信号に応じて駆動信号を発生し
て、制御スイツチ７を方形波信号に対応してオン
オフする。従つて制御スイツチ７とダイオード６
とを介して電源トランス８の両１次側巻線に交互
に電流が流れて、各２次側巻線にそれぞれ交流電
圧を発生する。これによつて２次回路において、
第１図の場合と同様にそれぞれ整流回路５―１，
５―２，…，５―oを経て直流出力電圧Ｖp1，Ｖp
２，…，Ｖpoが発生し、それぞれ負荷抵抗R1，
R2，…，Ｒoを経て負荷電流Ｉp1，Ｉp2，…，Ｉpo
が流れる。
電流検出回路４―１，４―２，…，４―oとし
ては、抵抗を用いた検出回路、カレントトラン
ス、フオトカプラその他任意の形式のものが使用
でき、電源トランス８のそれぞれの２次回路交流
側に挿入され、交流電流ｉp1，ｉp2，…，ｉpoの
いずれかが規定値を超えると動作して検出信号を
発生する。各電流検出回路の検出信号はOR回路
３を経て制御回路２に加えられる。制御回路２
は、パルス幅変調回路９を有し、OR回路３から
の検出信号によつてドライブ回路１０を経て、
DC／DCコンバータの１次側に設けられた制御ス
イツチ７のオン時間を制御して１次電流の流通す
るパルス幅を狭くする。これによつて２次側にお
ける出力電圧Ｖp1，Ｖp2，…，Ｖpoは垂下し、各
負荷R1，R2，…，Ｒoに流れる電流Ｉp1，Ｉp2，
…，Ｉpoは低下し保護の目的が達成される。
ては、抵抗を用いた検出回路、カレントトラン
ス、フオトカプラその他任意の形式のものが使用
でき、電源トランス８のそれぞれの２次回路交流
側に挿入され、交流電流ｉp1，ｉp2，…，ｉpoの
いずれかが規定値を超えると動作して検出信号を
発生する。各電流検出回路の検出信号はOR回路
３を経て制御回路２に加えられる。制御回路２
は、パルス幅変調回路９を有し、OR回路３から
の検出信号によつてドライブ回路１０を経て、
DC／DCコンバータの１次側に設けられた制御ス
イツチ７のオン時間を制御して１次電流の流通す
るパルス幅を狭くする。これによつて２次側にお
ける出力電圧Ｖp1，Ｖp2，…，Ｖpoは垂下し、各
負荷R1，R2，…，Ｒoに流れる電流Ｉp1，Ｉp2，
…，Ｉpoは低下し保護の目的が達成される。
なお以上の実施例は多出力DC／DCコンバータ
について説明したが、交流電源から多出力の直流
電源を発生する多出力整流回路等においても、同
様にして本発明の過電流保護回路が適用できるこ
とは言うまでもない。
について説明したが、交流電源から多出力の直流
電源を発生する多出力整流回路等においても、同
様にして本発明の過電流保護回路が適用できるこ
とは言うまでもない。
以上説明したように、本発明の過電流保護回路
によれば、多数の出力回路を有する多出力DC／
DCコンバータにおいて、１個の制御回路に対し
て各出力回路に対応して設けられた電流検出回路
からの検出信号によつて制御回路を動作せしめて
保護を行わせることができ、従つて過電流に対す
る保護を有効に行うことができるだけでなく、各
回路に必要以上の容量を持たせる必要がないので
経済的にも有利であり、優れた効果が得られるも
のである。また本発明の過電流保護回路は、制御
スイツチ７のオン時間を制御して１次電流の流通
するパルス幅を狭くすることにより、各負荷に流
れる電流を低下させるものなので、回路全体をオ
フにすることはなく、規定電流を負荷に供給する
ことができるという効果も得ることができる。
によれば、多数の出力回路を有する多出力DC／
DCコンバータにおいて、１個の制御回路に対し
て各出力回路に対応して設けられた電流検出回路
からの検出信号によつて制御回路を動作せしめて
保護を行わせることができ、従つて過電流に対す
る保護を有効に行うことができるだけでなく、各
回路に必要以上の容量を持たせる必要がないので
経済的にも有利であり、優れた効果が得られるも
のである。また本発明の過電流保護回路は、制御
スイツチ７のオン時間を制御して１次電流の流通
するパルス幅を狭くすることにより、各負荷に流
れる電流を低下させるものなので、回路全体をオ
フにすることはなく、規定電流を負荷に供給する
ことができるという効果も得ることができる。
第１図は従来の過電流保護回路の構成を示すブ
ロツク図、第２図は本発明の過電流保護回路の一
実施例の構成を示すブロツク図である。 ２…制御回路、３…OR回路、４―１，４―
２，…，４―o…電流検出回路、５―１，５―
２，…，５―o…整流回路、６…ダイオード、７
…制御スイツチ、８…電源トランス、９…パルス
幅変調回路、１０…ドライブ回路。
ロツク図、第２図は本発明の過電流保護回路の一
実施例の構成を示すブロツク図である。 ２…制御回路、３…OR回路、４―１，４―
２，…，４―o…電流検出回路、５―１，５―
２，…，５―o…整流回路、６…ダイオード、７
…制御スイツチ、８…電源トランス、９…パルス
幅変調回路、１０…ドライブ回路。
Claims (1)
- １ 電源からトランスを介して多数の負荷にそれ
ぞれ独立に出力電流を供給する多出力DC／DCコ
ンバータにおいて、出力回路が過電流状態となつ
たとき検出信号を発生するための各出力回路ごと
に設けられた複数個の電流検出回路、該電流検出
回路の検出信号を加算する論理和回路、該論理和
回路の出力信号に基づいて電源トランス入力側に
おいて電源電流をオンオフするスイツチ素子を制
御して出力電圧が垂下するパルス幅とする制御回
路を設けたことを特徴とする過電流保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5735478A JPS54148252A (en) | 1978-05-15 | 1978-05-15 | Overcurrent protection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5735478A JPS54148252A (en) | 1978-05-15 | 1978-05-15 | Overcurrent protection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54148252A JPS54148252A (en) | 1979-11-20 |
| JPS6238929B2 true JPS6238929B2 (ja) | 1987-08-20 |
Family
ID=13053231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5735478A Granted JPS54148252A (en) | 1978-05-15 | 1978-05-15 | Overcurrent protection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS54148252A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0116351Y2 (ja) * | 1980-06-14 | 1989-05-15 | ||
| US4466041A (en) * | 1983-02-01 | 1984-08-14 | Storage Technology Corporation | Fault protection system for power supplies that use ferro-resonant transformers |
| US4761705A (en) * | 1987-04-16 | 1988-08-02 | Tandem Computers Incorporated | Fault tolerant/failsafe current unit |
| JPH09327127A (ja) * | 1996-06-06 | 1997-12-16 | Fuji Elelctrochem Co Ltd | 並列運転用多出力型電源装置及びその過負荷保護方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49104630U (ja) * | 1972-12-29 | 1974-09-07 | ||
| JPS52108551U (ja) * | 1976-02-13 | 1977-08-18 |
-
1978
- 1978-05-15 JP JP5735478A patent/JPS54148252A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54148252A (en) | 1979-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4521671A (en) | Electronic welding apparatus | |
| US4213173A (en) | Polarity-and-load independent circuit arrangement for converting electrical energy | |
| CA1248174A (en) | Partial shunt switching limiter for a spacecraft solar-panel or like power-source array | |
| US4581690A (en) | Switched-mode power supply with output post-regulator | |
| JP3112584B2 (ja) | インバータの高効率運転装置 | |
| US4146827A (en) | Four-quadrant current-regulated energization of d.c. motor using pulse-width modulation | |
| WO1990002441A1 (en) | Regulated transformer rectifier unit | |
| US5291119A (en) | Low distortion alternating current output active power factor correction circuit using two bi-directional switching regulations | |
| US5359277A (en) | Low distortion alternating current output active power factor correction circuit using bi-directional bridge rectifier and bi-directional switching regulator | |
| JPS6238929B2 (ja) | ||
| US4352153A (en) | Regulated converter with volt-balancing control circuit | |
| JPS58136266A (ja) | Ｄｃ−ｄｃコンバ−タの制御方式 | |
| JPH11146635A (ja) | 直流電源装置 | |
| JPS63287364A (ja) | スイツチングレギユレ−タの補助電源回路 | |
| JPH0739151A (ja) | スイッチング電源制御装置 | |
| JP3399242B2 (ja) | 電源回路 | |
| JPH08237944A (ja) | スイッチングモード電源装置 | |
| CA1179015A (en) | Twin transformer inverter | |
| JPS59178960A (ja) | スイツチングレギユレ−タ | |
| JPH0595626A (ja) | 直流電源並列運転装置 | |
| JPH0116351Y2 (ja) | ||
| JPS633650A (ja) | 過電流検出方式 | |
| JPH09243675A (ja) | 直流電圧検出器 | |
| JPH07107740A (ja) | 保護回路付きｄｃ−ｄｃコンバータ | |
| JPH0640472Y2 (ja) | スイッチング電源 |