JPH0817580B2 - インバ−タの制御方式 - Google Patents
インバ−タの制御方式Info
- Publication number
- JPH0817580B2 JPH0817580B2 JP62136490A JP13649087A JPH0817580B2 JP H0817580 B2 JPH0817580 B2 JP H0817580B2 JP 62136490 A JP62136490 A JP 62136490A JP 13649087 A JP13649087 A JP 13649087A JP H0817580 B2 JPH0817580 B2 JP H0817580B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- inverter
- signal
- positive
- negative
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体素子を組合せたインバータの制御方式
に係わる。
に係わる。
［従来技術と問題点］ 第５図は一般的なインバータ装置の構成を示す。１は
入力電源、２は直流変換用の整流装置であり、例えば６
相グレーツ結線のダイオードブリッジで構成したもので
ある。３は直流平滑用電解コンデンサ、４は単相交流変
換用トランジスタをブリッジ形に結線したインバータブ
リッジ、５はインバータ出力電流検出用シヤント抵抗、
６は降圧、又は昇圧用変圧器、７は負荷であり、これら
によりインバータ主回路が構成される。
入力電源、２は直流変換用の整流装置であり、例えば６
相グレーツ結線のダイオードブリッジで構成したもので
ある。３は直流平滑用電解コンデンサ、４は単相交流変
換用トランジスタをブリッジ形に結線したインバータブ
リッジ、５はインバータ出力電流検出用シヤント抵抗、
６は降圧、又は昇圧用変圧器、７は負荷であり、これら
によりインバータ主回路が構成される。
８は主回路と制御回路とを絶縁し、かつ制御信号レベ
ルまで増幅する絶縁アンプ、９は前記アンプ８に接続さ
れるローパスフィルタ、10は前記ローパスフィルタ９よ
りの直流分を反転させる反転増幅器、11は前記インバー
タブリッジ４を構成する交流変換用トランジスタT1,T2,
T3,T4のうち、変圧器６をその一方の端子で直流電源側
の正側と直列に接続することのできるT1,T4のオン・オ
フについての位相制御回路であり、12は同じく、変圧器
６を前記一方の端子で直流電源側の負側と直列に接続で
きるT2,T3のオン・オフについての位相制御回路であ
る。このような制御構成のものをPWMインバータと呼ん
でいる。
ルまで増幅する絶縁アンプ、９は前記アンプ８に接続さ
れるローパスフィルタ、10は前記ローパスフィルタ９よ
りの直流分を反転させる反転増幅器、11は前記インバー
タブリッジ４を構成する交流変換用トランジスタT1,T2,
T3,T4のうち、変圧器６をその一方の端子で直流電源側
の正側と直列に接続することのできるT1,T4のオン・オ
フについての位相制御回路であり、12は同じく、変圧器
６を前記一方の端子で直流電源側の負側と直列に接続で
きるT2,T3のオン・オフについての位相制御回路であ
る。このような制御構成のものをPWMインバータと呼ん
でいる。
インバータはPWM制御の方形波出力とする。インバー
タ出力電流信号は、シヤント抵抗５により検出され、絶
縁アンプ８により増幅される。図に示す矢印の方向を正
とすると、検出信号が長周期でみて正の場合、T1とT4の
トランジスタの導通幅がT2,T3のトランジスタの導通幅
に比べて広いことになる。検出信号が負の場合は、上記
の逆である。
タ出力電流信号は、シヤント抵抗５により検出され、絶
縁アンプ８により増幅される。図に示す矢印の方向を正
とすると、検出信号が長周期でみて正の場合、T1とT4の
トランジスタの導通幅がT2,T3のトランジスタの導通幅
に比べて広いことになる。検出信号が負の場合は、上記
の逆である。
検出信号が正のとき、第６図のように、主位相制御信
号を補正することにより、T1,T4のパルス幅を補正し、
負のときはその逆にする。このようにしてインバータ出
力電流に含まれる直流電流が零になるように制御され
る。
号を補正することにより、T1,T4のパルス幅を補正し、
負のときはその逆にする。このようにしてインバータ出
力電流に含まれる直流電流が零になるように制御され
る。
インバータ出力電流に含まれる直流成分は小さく、交
流成分を制御に影響しない程度に減衰する必要があるた
め、ローパスフィルタとしては直流増幅率が高く、カッ
トオフ周波数の低いフィルタが使われてきた。この場
合、補正回路の応答時間は遅く、変圧器の偏励磁を制御
することができない場合がある。
流成分を制御に影響しない程度に減衰する必要があるた
め、ローパスフィルタとしては直流増幅率が高く、カッ
トオフ周波数の低いフィルタが使われてきた。この場
合、補正回路の応答時間は遅く、変圧器の偏励磁を制御
することができない場合がある。
この偏励磁はインバータ出力に変圧器が接続される場
合、インバータを構成するパワートランジスタ等の半導
体素子のオン・オフ時間のばらつき、負荷の非線形要素
等の原因による直流分によるものであり、この直流分に
よって変圧器が偏励磁し、過電流が流れ、半導体素子が
破損するおそれがある。
合、インバータを構成するパワートランジスタ等の半導
体素子のオン・オフ時間のばらつき、負荷の非線形要素
等の原因による直流分によるものであり、この直流分に
よって変圧器が偏励磁し、過電流が流れ、半導体素子が
破損するおそれがある。
［発明の目的・構成］ 本発明は、この種インバータ装置において発生する偏
励磁抑制の目的でなされたもので、インバータ出力電流
信号を正・負分離し、各々、半サイクルずつ積分し、ピ
ーク値ホールドすることにより、正、負交流波形を直流
変換し、その差分を演算することにより、直流分を検出
し、この信号により正側、負側の半導体素子の通電幅を
補正し、変圧器の偏励磁を抑制するものである。
励磁抑制の目的でなされたもので、インバータ出力電流
信号を正・負分離し、各々、半サイクルずつ積分し、ピ
ーク値ホールドすることにより、正、負交流波形を直流
変換し、その差分を演算することにより、直流分を検出
し、この信号により正側、負側の半導体素子の通電幅を
補正し、変圧器の偏励磁を抑制するものである。
以下実施例により本発明を説明する。第１図は本発明
の実施例である。第５図と同一部分は同一符号で示す。
の実施例である。第５図と同一部分は同一符号で示す。
第５図と同じインバータ主回路が構成され、シヤント
抵抗５に接続された絶縁増幅器８の出力側に正電流検出
用半波整流回路13、負電流検出用半波整流回路14、波形
整形回路17がそれぞれ接続され、前記半波整流回路13,1
4をそれぞれ積分回路15を介して、サンプルホールド回
路16に接続する。又、波形整形回路17の出力側は積分リ
セット回路18及びＨ信号発生回路19に接続される。前記
積分リセット回路18よりの信号は二つの積分回路15に入
力し、Ｈ信号発生回路19よりの信号はそれぞれ二つのサ
ンプルホールド回路16に入力する。両サンプルホールド
回路16の出力より差分を演算し、一方は反転増幅器10を
介し、他方は直接に引出され、主位相制御信号はこれに
より補正されて、それぞれ位相制御回路11,12にする。
抵抗５に接続された絶縁増幅器８の出力側に正電流検出
用半波整流回路13、負電流検出用半波整流回路14、波形
整形回路17がそれぞれ接続され、前記半波整流回路13,1
4をそれぞれ積分回路15を介して、サンプルホールド回
路16に接続する。又、波形整形回路17の出力側は積分リ
セット回路18及びＨ信号発生回路19に接続される。前記
積分リセット回路18よりの信号は二つの積分回路15に入
力し、Ｈ信号発生回路19よりの信号はそれぞれ二つのサ
ンプルホールド回路16に入力する。両サンプルホールド
回路16の出力より差分を演算し、一方は反転増幅器10を
介し、他方は直接に引出され、主位相制御信号はこれに
より補正されて、それぞれ位相制御回路11,12にする。
［動作］ 絶縁アンプ８より得られたインバータ出力信号は、正
電流検出用半波整流回路13により正電流のみを検出す
る。積分回路15は積分リセット回路18よりのリセット信
号により、前記半波整流回路13よりの入力信号を積分
し、正電流分の面積に相当する電圧値に変換される。
電流検出用半波整流回路13により正電流のみを検出す
る。積分回路15は積分リセット回路18よりのリセット信
号により、前記半波整流回路13よりの入力信号を積分
し、正電流分の面積に相当する電圧値に変換される。
第２図〜は第１図に付された〜位置における
波形図である。上記絶縁アンプ８への入力信号、前記半
波整流回路13よりの出力信号及び積分回路15の出力信号
は第２図の，，に示される。
波形図である。上記絶縁アンプ８への入力信号、前記半
波整流回路13よりの出力信号及び積分回路15の出力信号
は第２図の，，に示される。
前記積分回路15よりの信号は、サンプルホールド回路
16によりピーク値にてホールドされ、に示すように直
流電圧Ｖに変換される。この動作は１サイクルずつ繰
り返される。負側電流も同様に、１サイクルずつピーク
値にてホールドされ、に示すように直流電圧Ｖに変
換される。なお積分リセット信号及びサンプルホールド
（ＳアンドＨ）信号は検出電流を波形整形し、，，
に示すようにその立上りにより積分リセットパルス
を、立下りによりホールドパルス信号を発生して得られ
る。
16によりピーク値にてホールドされ、に示すように直
流電圧Ｖに変換される。この動作は１サイクルずつ繰
り返される。負側電流も同様に、１サイクルずつピーク
値にてホールドされ、に示すように直流電圧Ｖに変
換される。なお積分リセット信号及びサンプルホールド
（ＳアンドＨ）信号は検出電流を波形整形し、，，
に示すようにその立上りにより積分リセットパルス
を、立下りによりホールドパルス信号を発生して得られ
る。
両回路により得られた信号ＶとＶとの差分がイン
バータ出力電流の直流分に相当し、半サイクルずつ更新
される。換言すれば、半サイクルの応答で直流分の検出
ができる。この直流分検出信号ＶとＶを差動増器に
通し、一方を反転し、差電圧を補正信号として、主位相
制御信号を補正してインバータ出力電流の直流分が零に
なるように動作する。
バータ出力電流の直流分に相当し、半サイクルずつ更新
される。換言すれば、半サイクルの応答で直流分の検出
ができる。この直流分検出信号ＶとＶを差動増器に
通し、一方を反転し、差電圧を補正信号として、主位相
制御信号を補正してインバータ出力電流の直流分が零に
なるように動作する。
［発明の効果］ 従来の装置におけるように、ローパスフィルタ９によ
り直流を検出する場合（１次形の場合）、入力周波数を
60Hzとし、この成分を１％に抑制するとき、ローパスフ
ィルタのカットオフ周波数fc＝3.8Hzとなる。
り直流を検出する場合（１次形の場合）、入力周波数を
60Hzとし、この成分を１％に抑制するとき、ローパスフ
ィルタのカットオフ周波数fc＝3.8Hzとなる。
これに５％の直流が重畳したと仮定すると、ｆ（ｔ）
＝0.05＋0.01sinwt、リップル率:20％、遅れ時定数:0.2
6secである。
＝0.05＋0.01sinwt、リップル率:20％、遅れ時定数:0.2
6secである。
第３図（イ）はローパスフィルタへの入力波形を示
し、同（ロ）はローパスフィルタ出力波形を示してい
る。
し、同（ロ）はローパスフィルタ出力波形を示してい
る。
これに対して、本発明の積分・ホールド方式による場
合、同様入力に対し、第４図に示す積分器の積分時定数
CRを1/180（sec）に定め、第３図（ハ）に示す出力信号
0.09を得た。但し、この積分時定数CRは、積分値出力が
入力振幅と同じレベル1Vになるように選定している。
合、同様入力に対し、第４図に示す積分器の積分時定数
CRを1/180（sec）に定め、第３図（ハ）に示す出力信号
0.09を得た。但し、この積分時定数CRは、積分値出力が
入力振幅と同じレベル1Vになるように選定している。
（ハ）図から明らかなように、本発明の積分・ホール
ド方式により直流分を検出する時、出力に入力周波数リ
ップルが含まれない（直流分に変動のない場合）。又、
半サイクルという高速応答で検出が可能、更に直流検出
のS/N比が高いといった利点があり、自動制御ループを
設計した時、安定性の高い系が実現できる。
ド方式により直流分を検出する時、出力に入力周波数リ
ップルが含まれない（直流分に変動のない場合）。又、
半サイクルという高速応答で検出が可能、更に直流検出
のS/N比が高いといった利点があり、自動制御ループを
設計した時、安定性の高い系が実現できる。
【図面の簡単な説明】 第１図は本発明の実施例をブロック図で示す。 第２図は第１図実施例における各部の動作波形図を示
す。 第３図は従来方式と本方式との効果説明図であり、
（イ）は入力を示し、（ロ），（ハ）はそれぞれ従来の
ローパスフィルタ及び本発明の積分・ホールド回路によ
る補正出力信号を示す。 第４図は積分器説明図である。 第５図は従来のインバータ制御方式の説明図である。 第６図はトランジスタの通電補正の説明図である。 ６……変圧器、７……負荷、８……絶縁増幅器、９……
ローパスフィルタ、10……反転増幅器、11……T1,T4位
相制御回路、12……T2,T3位相制御回路、13……正電流
検出用半波整流回路、14……負電流検出用半波整流回
路、15……積分回路、16……サンプルホールド回路、17
……波形整形回路、18……積分リセット回路、19……Ｈ
信号発生回路。
す。 第３図は従来方式と本方式との効果説明図であり、
（イ）は入力を示し、（ロ），（ハ）はそれぞれ従来の
ローパスフィルタ及び本発明の積分・ホールド回路によ
る補正出力信号を示す。 第４図は積分器説明図である。 第５図は従来のインバータ制御方式の説明図である。 第６図はトランジスタの通電補正の説明図である。 ６……変圧器、７……負荷、８……絶縁増幅器、９……
ローパスフィルタ、10……反転増幅器、11……T1,T4位
相制御回路、12……T2,T3位相制御回路、13……正電流
検出用半波整流回路、14……負電流検出用半波整流回
路、15……積分回路、16……サンプルホールド回路、17
……波形整形回路、18……積分リセット回路、19……Ｈ
信号発生回路。
Claims (1)
- 【請求項１】インバータ出力電流信号を正、負分離し、
各々、半サイクルずつ積分し、ピーク値ホールドするこ
とにより、正、負交流波形を直流交換し、その差分を演
算することにより直流分信号を検出し、該直流分信号に
より、正側、負側の半導体素子の通電幅を補正し、変圧
器の偏励磁を制御することを特徴とするインバータの制
御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62136490A JPH0817580B2 (ja) | 1987-05-29 | 1987-05-29 | インバ−タの制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62136490A JPH0817580B2 (ja) | 1987-05-29 | 1987-05-29 | インバ−タの制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63302769A JPS63302769A (ja) | 1988-12-09 |
| JPH0817580B2 true JPH0817580B2 (ja) | 1996-02-21 |
Family
ID=15176368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62136490A Expired - Lifetime JPH0817580B2 (ja) | 1987-05-29 | 1987-05-29 | インバ−タの制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0817580B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02307374A (ja) * | 1989-05-22 | 1990-12-20 | Hitachi Ltd | 電力変換装置 |
| DE202006004296U1 (de) | 2006-03-17 | 2006-06-14 | Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH | Ausschaltzeitregelung |
| JP2012010493A (ja) | 2010-06-25 | 2012-01-12 | Aisin Seiki Co Ltd | 発電システム |
| JP6106992B2 (ja) * | 2012-08-28 | 2017-04-05 | 富士電機株式会社 | 絶縁抵抗測定装置 |
-
1987
- 1987-05-29 JP JP62136490A patent/JPH0817580B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63302769A (ja) | 1988-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0729747Y2 (ja) | 交直変換装置 | |
| JPS63198581A (ja) | インバータ装置 | |
| JP6911677B2 (ja) | 交流−直流変換装置 | |
| US10170985B1 (en) | Apparatus for current estimation of DC/DC converter and DC/DC converter assembly | |
| JPH0817580B2 (ja) | インバ−タの制御方式 | |
| JPH0728537B2 (ja) | インバータ出力電圧誤差の補正装置 | |
| JP3249709B2 (ja) | インバータ装置 | |
| JPH07131984A (ja) | 直流電源装置 | |
| JPH09121559A (ja) | インバータ装置 | |
| JP2885610B2 (ja) | スイッチングモード整流回路 | |
| JP2990867B2 (ja) | 順変換装置 | |
| JP2675372B2 (ja) | 電力変換装置 | |
| JP2745728B2 (ja) | インバータの制御方法 | |
| JP3501548B2 (ja) | 高周波変圧器の偏磁防止回路 | |
| JP2515403Y2 (ja) | スイッチング電源 | |
| JPH08251938A (ja) | インバータ装置 | |
| JPH0646568A (ja) | 電力変換装置 | |
| JPH10327583A (ja) | インバータ装置 | |
| JPH07264870A (ja) | Ｐｗｍ制御電圧形インバータ | |
| JPH0767286B2 (ja) | 定電圧、定周波電源装置 | |
| JP3161037B2 (ja) | アーク溶接用電源装置 | |
| JPH10304683A (ja) | インバータ装置 | |
| JP4987433B2 (ja) | スイッチング電源装置 | |
| JPS61251482A (ja) | インバ−タ装置の電流検出回路 | |
| JPH0746072Y2 (ja) | インバ−タの出力電圧補償回路 |