JP3161037B2 - アーク溶接用電源装置 - Google Patents
アーク溶接用電源装置Info
- Publication number
- JP3161037B2 JP3161037B2 JP15564692A JP15564692A JP3161037B2 JP 3161037 B2 JP3161037 B2 JP 3161037B2 JP 15564692 A JP15564692 A JP 15564692A JP 15564692 A JP15564692 A JP 15564692A JP 3161037 B2 JP3161037 B2 JP 3161037B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- power supply
- switching element
- arc welding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Arc Welding Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、商用交流電源を一旦整
流して直流とし、この直流をスイッチング素子にて断続
して出力電圧を所望値に制御する方式のアーク溶接用電
源装置の改良に関するものである。
流して直流とし、この直流をスイッチング素子にて断続
して出力電圧を所望値に制御する方式のアーク溶接用電
源装置の改良に関するものである。
【０００２】
【従来の技術】直流電源をスイッチング素子により断続
して所望の出力電圧を得る方式のアーク溶接用電源装置
は一般に出力設定器の出力と出力電圧検出器の出力とを
比較し、差信号によりスイッチング素子の導通率を制御
する方式のものが用いられている。図１はこのような一
般的な装置の例としてアーク溶接用電源装置の例を示す
接続図である。同図において１は交流電源であり、通常
商用交流が用いられる。２は交流電源１の電力を整流し
平滑して直流を得る整流回路、３はスイッチング素子、
例えばスイッチングトランジスタであり、４は出力平滑
用の直流リアクトル、５はフライホイールダイオードで
あり、直流リアクトル４とフライホイールダイオード５
とによって出力を平滑する。６は溶接電極であり、所定
の速度で送給される溶接電極ワイヤである。７は被溶接
物、８は出力電圧設定器、９は平滑された出力電圧を検
出する出力電圧検出器、１０は出力電圧設定器の出力ｓ
1 と出力電圧検出器の出力ｓ2 とを入力とし差信号ｓ1
−ｓ2 に応じた信号ｓ3 を出力する誤差増幅回路、１１
はスイッチング素子３の導通時間幅を決定するＰＷＭ
（パルス幅制御）回路、１２はＰＷＭ回路の動作周期を
決定するための一定周波数のノコギリ波を発生する発振
器、１３はＰＷＭ回路の出力を増幅してスイッチング素
子３の駆動信号とするドライバ回路である。ここで誤差
増幅回路１０は抵抗器Ｒ1 ないしＲ4 、コンデンサＣ1
および演算増幅器ＯＰ1 から構成されており、出力電圧
設定器８の出力信号ｓ1 と出力電圧検出器９の出力信号
ｓ2 とを互に逆の極性で加算し差信号ｓ1 −ｓ2 に対応
した信号ｓ3 を得ている。コンデンサＣ1 と抵抗器Ｒ4
は入出力間の位相ずれを補償するための位相補償器であ
る。この位相補償器を設けることによって高周波領域の
ゲインを下げて動作の安定性を高めることができるもの
である。
して所望の出力電圧を得る方式のアーク溶接用電源装置
は一般に出力設定器の出力と出力電圧検出器の出力とを
比較し、差信号によりスイッチング素子の導通率を制御
する方式のものが用いられている。図１はこのような一
般的な装置の例としてアーク溶接用電源装置の例を示す
接続図である。同図において１は交流電源であり、通常
商用交流が用いられる。２は交流電源１の電力を整流し
平滑して直流を得る整流回路、３はスイッチング素子、
例えばスイッチングトランジスタであり、４は出力平滑
用の直流リアクトル、５はフライホイールダイオードで
あり、直流リアクトル４とフライホイールダイオード５
とによって出力を平滑する。６は溶接電極であり、所定
の速度で送給される溶接電極ワイヤである。７は被溶接
物、８は出力電圧設定器、９は平滑された出力電圧を検
出する出力電圧検出器、１０は出力電圧設定器の出力ｓ
1 と出力電圧検出器の出力ｓ2 とを入力とし差信号ｓ1
−ｓ2 に応じた信号ｓ3 を出力する誤差増幅回路、１１
はスイッチング素子３の導通時間幅を決定するＰＷＭ
（パルス幅制御）回路、１２はＰＷＭ回路の動作周期を
決定するための一定周波数のノコギリ波を発生する発振
器、１３はＰＷＭ回路の出力を増幅してスイッチング素
子３の駆動信号とするドライバ回路である。ここで誤差
増幅回路１０は抵抗器Ｒ1 ないしＲ4 、コンデンサＣ1
および演算増幅器ＯＰ1 から構成されており、出力電圧
設定器８の出力信号ｓ1 と出力電圧検出器９の出力信号
ｓ2 とを互に逆の極性で加算し差信号ｓ1 −ｓ2 に対応
した信号ｓ3 を得ている。コンデンサＣ1 と抵抗器Ｒ4
は入出力間の位相ずれを補償するための位相補償器であ
る。この位相補償器を設けることによって高周波領域の
ゲインを下げて動作の安定性を高めることができるもの
である。
【０００３】
【発明が解決しようとする課題】上記従来装置において
は、誤差増幅回路１０にコンデンサＣ1 と抵抗器Ｒ4 と
からなる位相補償器を設けることによって安定な動作が
得られる。しかし、コンデンサＣ1 によって高周波領域
におけるゲインが下るために、急激な変化に対する伝達
遅れが発生し、出力設定信号ｓ1 が急変しても出力信号
ｓ3 の変化に遅れが生じる。この信号伝達速度の遅れは
フィ−ドバック制御系を不安定にするものであり、系全
体を安定にするために応答速度を比較的遅く設定する必
要があった。一方、消耗電極ワイヤを用いるアーク溶接
においては、ワイヤの先端が被溶接物と短絡した瞬間に
出力電流値を急速に減少させることによってスパッタの
発生を低減できることが判っている。しかし、図１の従
来装置において、ワイヤと被溶接物との短絡を検出し
て、これによって出力電圧設定信号ｓ1 を急減しても上
記のように位相補償用コンデンサＣ1 の存在のために出
力電圧の減少が遅れることになり、結果的にスパッタの
発生を抑制することが困難であった。
は、誤差増幅回路１０にコンデンサＣ1 と抵抗器Ｒ4 と
からなる位相補償器を設けることによって安定な動作が
得られる。しかし、コンデンサＣ1 によって高周波領域
におけるゲインが下るために、急激な変化に対する伝達
遅れが発生し、出力設定信号ｓ1 が急変しても出力信号
ｓ3 の変化に遅れが生じる。この信号伝達速度の遅れは
フィ−ドバック制御系を不安定にするものであり、系全
体を安定にするために応答速度を比較的遅く設定する必
要があった。一方、消耗電極ワイヤを用いるアーク溶接
においては、ワイヤの先端が被溶接物と短絡した瞬間に
出力電流値を急速に減少させることによってスパッタの
発生を低減できることが判っている。しかし、図１の従
来装置において、ワイヤと被溶接物との短絡を検出し
て、これによって出力電圧設定信号ｓ1 を急減しても上
記のように位相補償用コンデンサＣ1 の存在のために出
力電圧の減少が遅れることになり、結果的にスパッタの
発生を抑制することが困難であった。
【０００４】
【課題を解決するための手段】本発明は上記従来装置の
課題を解決するために、直流電源をスイッチング素子に
よって断続した直後で平滑する前の電圧を検出し、この
検出電圧を積分して、積分値を出力電圧設定器の設定値
と比較するとともに基準周期を定めるパルス発振器の出
力時点から積分値が設定値を越えるまでの間スイッチン
グ素子を導通させ、積分値は次のパルス発振器の出力に
よってリセットするようにして動作安定性を確保するた
めの位相補償を不要とし、応答速度を速めたものであ
る。
課題を解決するために、直流電源をスイッチング素子に
よって断続した直後で平滑する前の電圧を検出し、この
検出電圧を積分して、積分値を出力電圧設定器の設定値
と比較するとともに基準周期を定めるパルス発振器の出
力時点から積分値が設定値を越えるまでの間スイッチン
グ素子を導通させ、積分値は次のパルス発振器の出力に
よってリセットするようにして動作安定性を確保するた
めの位相補償を不要とし、応答速度を速めたものであ
る。
【０００５】
【実施例】図２は、本発明の実施例を示す接続図であ
る。同図において、１ないし８および１３は図１の従来
装置と同機能のものに同符号を付して詳細は省略する。
１８は出力電圧検出器であり、本発明においては従来装
置と異なり、スイッチング素子の直後の平滑されていな
い出力電圧をその瞬時値のまま検出する。１４はパルス
発振器であり、予め定められた周期で短かい時間幅のパ
ルスｓ4 を発生する。１５は出力電圧検出器１８の出力
信号ｓ2 を積分する積分回路であり、抵抗器Ｒ5 、演算
増幅器ＯＰ2 、コンデンサＣ2 およびコンデンサＣ2 を
パルス発振器１４の出力パルスｓ4 のパルス幅継続時間
中短絡するアナログスイッチＳＷ1 から構成されてい
る。１６は比較回路であり、出力電圧設定器８の出力信
号ｓ1 と積分回路１５の出力ｓ5 とを比較し、ｓ5 ≧ｓ
1 となったときに短時間幅のパルスｓ6 を発生する。１
７はフリップフロップ回路であり、パルス発振器１４の
出力パルスｓ4 の立上りでセットされて出力信号ｓ7 が
ハイレベルとなり、比較回路１６の出力信号ｓ6 の立上
りでリセットされてロ−レベルとなる。図３は図２の実
施例の各部の信号の変化を時間の経過とともに示した線
図である。図２の実施例の動作を図３の線図とともに説
明する。パルス発振器１４の出力ｓ4 によってアナログ
スイッチＳＷ1 が閉じ、このパルス信号ｓ4 の継続時間
中コンデンサＣ2 が短絡されて積分回路１５はリセット
され、出力信号ｓ5 は零となる。また信号ｓ4 の立上り
によってフリップフロップ回路１７はセットされ、出力
信号ｓ7 はハイレベルとなり、ドライバ回路１３はこの
ハイレベル信号を増幅してスイッチング素子３を導通さ
せる。スイッチング素子３の導通により整流回路２の出
力は直流リアクトル４、電極ワイヤ６、被溶接物７に供
給され、この出力電圧は出力電圧検出回路１８によって
検出されてその瞬時値に対応した波形の信号ｓ2 とな
る。この信号ｓ2 はパルス発振器１４の出力信号ｓ4 の
継続時間の終了後から積分回路１５にて積分される。こ
のときスイッチング素子３の導通による出力電圧は直流
リアクトル４によって平滑されて溶接アークを形成す
る。この状態で積分が進行し、積分回路１５の出力信号
ｓ5 が増大し、出力電圧設定器８の出力信号ｓ1 よりも
大となる（ｓ5 ≧ｓ1 ）となると比較回路１６は一定時
間幅のパルス信号ｓ6 を発生する。このパルス信号ｓ6
の立上りによってフリップフロップ回路１７はリセット
されてその出力ｓ7 はローレベルとなる。この結果、ス
イッチング素子３は遮断し、整流回路２の出力は直流リ
アクトル４側に伝達されなくなる。このときリアクトル
４に流れていた電流に応じてリアクトル４に保有されて
いた電磁エネルギーによって電流はワイヤ電極６、被溶
接物、フライホイールダイオード５の経路を通って流れ
つづける。次にパルス発振器１４の１周期Ｔが終了し、
次のパルスｓ4 が出力されると、これによって積分回路
がリセットされるとともにフリップフロップ回路１７が
セットされて出力信号ｓ7がハイレベルに反転し、再び
スイッチング素子３が導通する。上記の動作をくりかえ
すことによって出力電圧の平均値Ｖｏは出力電圧設定器
８の設定値に対応した値に保たれることになる。ここ
で、図３の時刻ｔ＝ｔ1 またはｔ＝ｔ2 に示すように出
力電圧設定信号ｓ1 が急に変化したときにもフィ−ドバ
ックル−プには何ら遅れ要素はないので応答遅れはなく
かつ、制御系を不安定にする要素もないので制御系全体
の応答速度を十分に速く設定しても安定に動作する。図
４は、本発明の別の実施例を示す接続図であり、同図に
おいては直流電圧をインバータ回路によって交流とし、
変圧器にて所望の電圧に変換した後に整流して直流とす
る方式の例に本発明を適用したときの例を示している。
同図において、スイッチング素子はブリッジ接続された
スイッチング用トランジスタ３ａないし３ｄからなり、
トランジスタ３ａと３ｂとはドライバ回路１３ａによっ
て、またトランジスタ３ｃと３ｄとはドライバ回路１３
ｂによってそれぞれ駆動される。ブリッジ接続されたト
ランジスタ３ａないし３ｄの交流端子には変圧器１９の
一次巻線１９ｐが接続される。変圧器１９は出力用２次
巻線１９ｓ1 と補助巻線１９ｓ2 とを有し、各巻線の出
力はそれぞれダイオード２１ａ，２１ｂおよびダイオー
ド１８１，１８２によって両波整流されて直流となる。
ここで補助巻線１９ｓ2 ，ダイオード１８１，１８２は
出力電圧検出回路１８を構成している。またフリップフ
ロップ回路１７の出力信号ｓ7 は２相分離回路２０によ
ってその出力の度毎にドライバ回路１３ａと１３ｂとに
交互に分配されて、トランジスタ３ａと３ｂを同時に導
通させ、またはトランジスタ３ｃと３ｄとを同時に導通
させることを交互にくりかえし、整流回路の２の出力を
変圧器１９の一次巻線１９ｐに正・逆両極性に切りかえ
て供給する。２相分離回路２０はフリップフロップ回路
２０１とアンド回路２０２，２０３とから構成されて図
示の通り接続されている。同図のその他の構成要素は図
１または図２の装置と同機能のものに同符号を付して詳
細は省略する。同図において、パルス発振器１４の出力
信号ｓ4 が出力されるたびにフリップフロップ回路２０
１はその出力が反転し、２つの出力端子の出力が相補的
に変化する。このフリップフロップ回路２０１の両出力
信号ｓ21，ｓ22とフリップフロップ回路１７の出力ｓ7
とはそれぞれアンド回路２０２，２０３に供給されて、
信号ｓ7 を信号ｓ71，ｓ72として交互に出力される。こ
の出力信号ｓ71，ｓ72によってドライバ回路１３ａ，１
３ｂが交互に動作し、トランジスタ３ａ，３ｂの組合
せ、またはトランジスタ３ｃ，３ｄの組合せを交互に導
通させる。その他の部分の動作は、図２の実施例と全く
同様であるので詳細は省略する。本発明は、図２および
図４の実施例に限るものではなく、直流電源の出力をス
イッチング素子により調整して所望の出力を得る方式の
アーク溶接電源であればよく、スイッチング素子を組合
せてハ−フブリッジ式インバータを構成するもの、フォ
ワ−ドコンバ−タを構成するもの、あるいはこれらのイ
ンバータの出力を整流した後に再びスイッチングによっ
て極性を切りかえて低周波の交流とするものなどにも適
用できる。また、これらのいずれの場合にも、出力電圧
の検出は平滑する以前のものであればよく、例えば図４
において補助巻線を設けるかわりにダイオ−ド２１ａ，
２１ｂの共通接続点と２次巻線１９ｓ1 のセンタータッ
プとの間から電圧を抽出してもよい。
る。同図において、１ないし８および１３は図１の従来
装置と同機能のものに同符号を付して詳細は省略する。
１８は出力電圧検出器であり、本発明においては従来装
置と異なり、スイッチング素子の直後の平滑されていな
い出力電圧をその瞬時値のまま検出する。１４はパルス
発振器であり、予め定められた周期で短かい時間幅のパ
ルスｓ4 を発生する。１５は出力電圧検出器１８の出力
信号ｓ2 を積分する積分回路であり、抵抗器Ｒ5 、演算
増幅器ＯＰ2 、コンデンサＣ2 およびコンデンサＣ2 を
パルス発振器１４の出力パルスｓ4 のパルス幅継続時間
中短絡するアナログスイッチＳＷ1 から構成されてい
る。１６は比較回路であり、出力電圧設定器８の出力信
号ｓ1 と積分回路１５の出力ｓ5 とを比較し、ｓ5 ≧ｓ
1 となったときに短時間幅のパルスｓ6 を発生する。１
７はフリップフロップ回路であり、パルス発振器１４の
出力パルスｓ4 の立上りでセットされて出力信号ｓ7 が
ハイレベルとなり、比較回路１６の出力信号ｓ6 の立上
りでリセットされてロ−レベルとなる。図３は図２の実
施例の各部の信号の変化を時間の経過とともに示した線
図である。図２の実施例の動作を図３の線図とともに説
明する。パルス発振器１４の出力ｓ4 によってアナログ
スイッチＳＷ1 が閉じ、このパルス信号ｓ4 の継続時間
中コンデンサＣ2 が短絡されて積分回路１５はリセット
され、出力信号ｓ5 は零となる。また信号ｓ4 の立上り
によってフリップフロップ回路１７はセットされ、出力
信号ｓ7 はハイレベルとなり、ドライバ回路１３はこの
ハイレベル信号を増幅してスイッチング素子３を導通さ
せる。スイッチング素子３の導通により整流回路２の出
力は直流リアクトル４、電極ワイヤ６、被溶接物７に供
給され、この出力電圧は出力電圧検出回路１８によって
検出されてその瞬時値に対応した波形の信号ｓ2 とな
る。この信号ｓ2 はパルス発振器１４の出力信号ｓ4 の
継続時間の終了後から積分回路１５にて積分される。こ
のときスイッチング素子３の導通による出力電圧は直流
リアクトル４によって平滑されて溶接アークを形成す
る。この状態で積分が進行し、積分回路１５の出力信号
ｓ5 が増大し、出力電圧設定器８の出力信号ｓ1 よりも
大となる（ｓ5 ≧ｓ1 ）となると比較回路１６は一定時
間幅のパルス信号ｓ6 を発生する。このパルス信号ｓ6
の立上りによってフリップフロップ回路１７はリセット
されてその出力ｓ7 はローレベルとなる。この結果、ス
イッチング素子３は遮断し、整流回路２の出力は直流リ
アクトル４側に伝達されなくなる。このときリアクトル
４に流れていた電流に応じてリアクトル４に保有されて
いた電磁エネルギーによって電流はワイヤ電極６、被溶
接物、フライホイールダイオード５の経路を通って流れ
つづける。次にパルス発振器１４の１周期Ｔが終了し、
次のパルスｓ4 が出力されると、これによって積分回路
がリセットされるとともにフリップフロップ回路１７が
セットされて出力信号ｓ7がハイレベルに反転し、再び
スイッチング素子３が導通する。上記の動作をくりかえ
すことによって出力電圧の平均値Ｖｏは出力電圧設定器
８の設定値に対応した値に保たれることになる。ここ
で、図３の時刻ｔ＝ｔ1 またはｔ＝ｔ2 に示すように出
力電圧設定信号ｓ1 が急に変化したときにもフィ−ドバ
ックル−プには何ら遅れ要素はないので応答遅れはなく
かつ、制御系を不安定にする要素もないので制御系全体
の応答速度を十分に速く設定しても安定に動作する。図
４は、本発明の別の実施例を示す接続図であり、同図に
おいては直流電圧をインバータ回路によって交流とし、
変圧器にて所望の電圧に変換した後に整流して直流とす
る方式の例に本発明を適用したときの例を示している。
同図において、スイッチング素子はブリッジ接続された
スイッチング用トランジスタ３ａないし３ｄからなり、
トランジスタ３ａと３ｂとはドライバ回路１３ａによっ
て、またトランジスタ３ｃと３ｄとはドライバ回路１３
ｂによってそれぞれ駆動される。ブリッジ接続されたト
ランジスタ３ａないし３ｄの交流端子には変圧器１９の
一次巻線１９ｐが接続される。変圧器１９は出力用２次
巻線１９ｓ1 と補助巻線１９ｓ2 とを有し、各巻線の出
力はそれぞれダイオード２１ａ，２１ｂおよびダイオー
ド１８１，１８２によって両波整流されて直流となる。
ここで補助巻線１９ｓ2 ，ダイオード１８１，１８２は
出力電圧検出回路１８を構成している。またフリップフ
ロップ回路１７の出力信号ｓ7 は２相分離回路２０によ
ってその出力の度毎にドライバ回路１３ａと１３ｂとに
交互に分配されて、トランジスタ３ａと３ｂを同時に導
通させ、またはトランジスタ３ｃと３ｄとを同時に導通
させることを交互にくりかえし、整流回路の２の出力を
変圧器１９の一次巻線１９ｐに正・逆両極性に切りかえ
て供給する。２相分離回路２０はフリップフロップ回路
２０１とアンド回路２０２，２０３とから構成されて図
示の通り接続されている。同図のその他の構成要素は図
１または図２の装置と同機能のものに同符号を付して詳
細は省略する。同図において、パルス発振器１４の出力
信号ｓ4 が出力されるたびにフリップフロップ回路２０
１はその出力が反転し、２つの出力端子の出力が相補的
に変化する。このフリップフロップ回路２０１の両出力
信号ｓ21，ｓ22とフリップフロップ回路１７の出力ｓ7
とはそれぞれアンド回路２０２，２０３に供給されて、
信号ｓ7 を信号ｓ71，ｓ72として交互に出力される。こ
の出力信号ｓ71，ｓ72によってドライバ回路１３ａ，１
３ｂが交互に動作し、トランジスタ３ａ，３ｂの組合
せ、またはトランジスタ３ｃ，３ｄの組合せを交互に導
通させる。その他の部分の動作は、図２の実施例と全く
同様であるので詳細は省略する。本発明は、図２および
図４の実施例に限るものではなく、直流電源の出力をス
イッチング素子により調整して所望の出力を得る方式の
アーク溶接電源であればよく、スイッチング素子を組合
せてハ−フブリッジ式インバータを構成するもの、フォ
ワ−ドコンバ−タを構成するもの、あるいはこれらのイ
ンバータの出力を整流した後に再びスイッチングによっ
て極性を切りかえて低周波の交流とするものなどにも適
用できる。また、これらのいずれの場合にも、出力電圧
の検出は平滑する以前のものであればよく、例えば図４
において補助巻線を設けるかわりにダイオ−ド２１ａ，
２１ｂの共通接続点と２次巻線１９ｓ1 のセンタータッ
プとの間から電圧を抽出してもよい。
【０００６】
【発明の効果】本発明は上記のように、フィ−ドバック
制御系において、従来は不可欠であった誤差増幅器の位
相補償回路が不要となるので信号伝達系に遅れ要素が含
まれず、出力設定信号の変化に対して高速応答が可能と
なり、かつ安定な動作が得られる。この結果、消耗電極
ワイヤを使用するアーク溶接において、ワイヤと被溶接
物とが短絡したときにこれを検出して出力電圧を低下さ
せるように出力設定信号を低い値に切りかえるよう制御
するものに本発明を適用することによってスパッタの発
生が著しく低減できる。
制御系において、従来は不可欠であった誤差増幅器の位
相補償回路が不要となるので信号伝達系に遅れ要素が含
まれず、出力設定信号の変化に対して高速応答が可能と
なり、かつ安定な動作が得られる。この結果、消耗電極
ワイヤを使用するアーク溶接において、ワイヤと被溶接
物とが短絡したときにこれを検出して出力電圧を低下さ
せるように出力設定信号を低い値に切りかえるよう制御
するものに本発明を適用することによってスパッタの発
生が著しく低減できる。
【図１】従来の装置の例を示す接続図
【図２】本発明の実施例を示す接続図
【図３】図２の実施例の動作を説明するための線図
【図４】本発明の他の実施例を示す接続図
【符号の説明】 １ 交流電源 ２ 整流回路 ３，３ａ，３ｂ，３ｃ，３ｄ スイッチング素子 ４ 直流リアクトル ５ フライホイ−ルダイオ−ド ６ 電極 ７ 被溶接物 ８ 出力電圧設定器 ９，１８ 出力電圧検出器 １３，１３ａ，１３ｂ ドライバ回路 １４ パルス発振器 １５ 積分回路 １６ 比較回路 １７ フリップフロップ回路 １９ 変圧器 １９ｓ2 補助巻線 １８１，１８２，２１ａ，２１ｂ ダイオード ２０ ２相分離回路 Ｒ1 ，Ｒ2 ，Ｒ3 ，Ｒ4 ，Ｒ5 抵抗器 Ｃ1 ，Ｃ2 コンデンサ ＯＰ1 ，ＯＰ2 演算増幅器 ＳＷ1 アナログスイッチ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭57−115974（ＪＰ，Ａ) 特開 平３−60864（ＪＰ，Ａ) 特開 昭60−213356（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) B23K 9/073
Claims (4)
- 【請求項１】 直流電源の出力をスイッチング素子によ
って断続した後に平滑して出力し、前記断続によって出
力を調整する方式のアーク溶接用電源装置において、出
力電圧設定器と、前記スイッチング素子によって断続さ
れた直後で平滑前の出力電圧の瞬時値を検出する出力電
圧検出器と、一定の周期でパルスを発生する発振器と、
前記出力電圧検出器の出力を積分し前記発振器の出力パ
ルスによってリセットされる積分回路と、前記出力電圧
設定器の出力ｓ1 と前記積分回路の出力ｓ5 とを入力と
してｓ1 ≦ｓ5 となったときに一定時間幅のパルス信号
を出力する比較回路と、前記発振器の出力パルスによっ
てセットされ前記比較回路の出力パルスによってリセッ
トされるフリップフロップ回路と、前記フリップフロッ
プ回路の出力を入力として前記スイッチング素子をＯＮ
−ＯＦＦするスイッチング素子駆動回路とを具備したア
ーク溶接用電源装置。 - 【請求項２】 前記スイッチング素子は前記直流電源を
ＯＮ−ＯＦＦするチョッパ回路を構成するスイッチング
トランジスタであり、前記スイッチング素子駆動回路は
前記フリップフロップ回路の出力を増幅して前記スイッ
チングトランジスタのベース電流を供給する回路である
請求項１に記載のアーク溶接用電源装置。 - 【請求項３】 前記スイッチング素子は前記直流電源の
出力を交流に変換するインバータ回路を構成しており、
前記スイッチング素子制御回路は前記フリップフロップ
回路の出力を２相分離して前記インバータ回路の正・負
各半波を負担するスイッチング素子を交互に導通させる
２相信号を出力する回路である請求項１に記載のアーク
溶接用電源装置。 - 【請求項４】 前記インバータ回路は出力を変圧器を介
して取り出す方式の回路であり、前記出力電圧検出回路
は前記変圧器に設けた補助巻線から電圧信号を得る回路
である請求項３に記載のアーク溶接用電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15564692A JP3161037B2 (ja) | 1992-05-22 | 1992-05-22 | アーク溶接用電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15564692A JP3161037B2 (ja) | 1992-05-22 | 1992-05-22 | アーク溶接用電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05318113A JPH05318113A (ja) | 1993-12-03 |
| JP3161037B2 true JP3161037B2 (ja) | 2001-04-25 |
Family
ID=15610523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15564692A Expired - Fee Related JP3161037B2 (ja) | 1992-05-22 | 1992-05-22 | アーク溶接用電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3161037B2 (ja) |
-
1992
- 1992-05-22 JP JP15564692A patent/JP3161037B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05318113A (ja) | 1993-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4876433A (en) | Inverter controlled-type power source for arc welding | |
| JP3231705B2 (ja) | アーク加工用電源装置 | |
| JPS63101083A (ja) | 抵抗溶接機 | |
| JP3530359B2 (ja) | ３相力率改善形コンバータ | |
| JP3231649B2 (ja) | 消耗電極式直流アーク溶接機 | |
| JP3161037B2 (ja) | アーク溶接用電源装置 | |
| JPH07131984A (ja) | 直流電源装置 | |
| JPH0753313B2 (ja) | インバ−タ式抵抗溶接機の電源制御装置 | |
| JP2707016B2 (ja) | 直流ｔｉｇアーク溶接機 | |
| JPS61216859A (ja) | ア−ク溶接用電源 | |
| JP3981208B2 (ja) | アーク加工用電源装置 | |
| JP2537516B2 (ja) | ア−ク溶接用電源の制御方法および装置 | |
| JP2685547B2 (ja) | アーク溶接用電源の制御装置 | |
| JP2987551B2 (ja) | 直流ｔｉｇアーク溶接機 | |
| JP2903609B2 (ja) | アーク加工用電源 | |
| JP2001145338A (ja) | スイッチング電源装置 | |
| JP3191756B2 (ja) | スイッチング電源装置 | |
| JPH0622758B2 (ja) | 直流ア−ク溶接機 | |
| JPS5840431B2 (ja) | ヘンカンキ | |
| JP2803216B2 (ja) | アーク溶接用電源装置 | |
| JPH08340679A (ja) | 高周波変圧器の偏磁防止回路 | |
| JPS58107265A (ja) | 溶接用電源装置 | |
| JP2574779Y2 (ja) | アーク溶接機 | |
| JP3886608B2 (ja) | 直流アーク溶接用電源装置 | |
| JPS6364151B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080223 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090223 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |