JPS5840431B2 - ヘンカンキ - Google Patents

Description

【発明の詳細な説明】 本発明は、スイッチング方式の変換器即ち直流−直流又
は直流−交流変換器に関するものである。

第１図は従来のスイッチング方式のインバータを使用し
た直流−直流変換器を示すものである。

この変換器に於いては、出力変圧器１のセンタタップに
直流電源２が接続され、この電源２から第１の方向の電
圧がスイッチングトランジスタ３を介して１次巻線４の
上半分４ａに印加され、又、第１の方向と反対の第２の
方向の電圧がスイッチングトランジスタ５を介して１次
巻線の下半分４ｂに印加される。

トランジスタ３，５はベース駆動回路６からベース信号
を受けて交互にオン状態となる。

これにより、２次巻線７には交互に方向の変わる電圧即
ち交流電圧が誘起され、これがダイオード８，９からな
るセンタタップ形式の整流回路で整流され、更にリアク
トル１０とコンデンサ１１とからなる平滑回路で平滑さ
れ、負荷１２に供給される。

この直流変換器において、１次巻線４の上半分４ａと下
半分４ｂとに同じ条件で電圧が交互に印加されれば、変
圧器が直流励磁されないが、トランジスタ３と５とのス
トレージ時間の相違及び配線のインピーダンスの相違等
によって出力変圧器１が直流励磁されて飽和することが
あり、スイッチング周波数を高めることが困難であった
。

この種の欠点を解決するためにスイッチングトランジス
タの電流を検出して両者の導通期間を等しくするように
制御する回路が例えば特開昭４９−５９２２４号公報で
知られている。

しかし、ここに開示されている方式は比較器を２つ使用
して目的とする制御信号を形成している。

このため、回路構成が必然的に複雑になる。

そこで、本発明の目的は、比較的簡単な構成で変圧器の
直流励磁による飽和を防止することが出来る変換器を提
供することにある。

上記目的を遠戚するための本発明は、第１の方向の直流
電圧と前記第１の方向と反対の第２の方向の直流電圧と
が交互に印加される１次巻線と該１次巻線の電圧に対応
した交流電圧を送出する２次巻線とを有する出力変圧器
と、前記出力変圧器の１次巻線に前記第１の方向の直流
電圧を印加するように前記１次巻線と直流電源との間に
接続された第１のスイッチング素子と、前記出力変圧器
の１次巻線に前記第２の方向の直流電圧を印加するよう
に前記１次巻線と直流電源との間に接続された第２のス
イッチング素子と、前記第１及び第２のスイッチング素
子に流れる電流を検出する電流検出回路と、前記電流検
出回路から得られる検出信号の変化に応じて積分電圧の
傾きを変化させるように前記電流検出回路に接続された
積分用コンデンサと、前記積分用コンデンサに固定の充
電電流を供給するために前記積分用コンデンサに接続さ
れた充電回路と、前記積分用コンデンサを前記第１及び
第２のスイッチング素子のオンオフ動作に対応した周期
でリセットするように前記積分用コンデンサに接続され
たリセット回路と、前記出力変圧器の２次巻線の電圧に
対応して変化する直流の比較レベル信号を形成する比較
レベル形成回路と、前記積分用コンデンサから得られる
のこぎり波と前記比較レベル形成回路から得られる比較
レベル信号とを比較して前記のこぎり波が前記比較レベ
ル信号よりも低い期間に第１のレベルの出力を発生し、
前記のこぎり波が前記比較レベル信号よりも高い期間に
第２のレベルの出力を発生する電圧比較器と、前記第１
のスイッチング素子のオン期間の前記のこぎり波に基づ
く前記比較器の出力に対応するように前記第１のスイッ
チング素子をオン制御し、前記第２のスイッチング素子
のオン期間の前記のこぎり波に基づく前記比較器の出力
に対応するように前記第２のスイッチング素子をオン制
御するスイッチング素子制御回路と、から威る変換器に
係わるものである。

尚本発明と後述の実施例との対応関係を示すと、前記出
力変圧器はセンタタップ型の変圧器１であり、前記第１
及び第２のスイッチング素子は一対のスイッチングトラ
ンジスタ３，５であり、前記電流検出回路は変流器２２
と整流器２３とから戒る回路であり、前記積分用コンデ
ンサはコンデンサ２４であり、前記固定充電回路は電源
端子２６と抵抗２７とから成る回路であり、前記リセッ
ト回路はトランジスタ２５とダイオード３３から成る回
路であり、前記比較レベル形成回路は符号３２で示すも
のであり、前記比較器は符号２８で示すものであり、前
記スイッチング素子制御回路は発振器２９とＡＮＤ回路
３０，３１．３４から成る回路である。

上記発明によれば、スイッチング素子の電流検出によっ
て積分電圧の傾き即ちのこぎり波の傾きを変え、該のこ
ぎり波を比較器に入力させる構成であるので、第１及び
第２のスイッチング素子のオン期間を同一にするための
制御信号を１つの比較器で形成することが出来る。

従って、簡単な構成で変圧器の直流励磁による飽和を防
止することが出来る。

次に本発明の１実施例を第２図〜第６図に基づいて説明
する。

但し、第１図と共通する部分には同一の符号を付してそ
の説明を省略する。

この実施例に於いては出力変圧器１の１次巻線４に並列
にリアクトル２１が接続されている。

このリアクトル２１はこの実施例のように独立して設け
てもよいが、出力変圧器１自身の誘導成分であってもよ
い。

２２は変流器であって、トランジスタ３及び５に流れる
電流を検出するものである。

この変流器２２によって第３図Ｅに示す如き電流ＩＣＴ
が検出される。

２３は整流器であって、変流器２２の出力電流ＩＣＴを
整流する回路である。

２４は積分用コンデンサであって、整流器２３の出力を
積分する回路である。

この積分はトランジスタ３及び５のオンに同期してリセ
ットされつつ行われる。

即ち周期的に行われる。このリセットはコンデンサ２４
にダイオード３３を介して並列に接続されているトラン
ジスタ２５に第３図Ｃに示すリセットパルス■Ｐを付与
することによって行う。

２６はバイアス電源端子、２７は抵抗である。

この抵抗２７の回路が接続されているために、コンデン
サ２４の充電は整流器２３からの電流と抵抗２７からの
電流との両方でなされる。

従って、第３図Ｆに示すようにＩＣＴが零になった後は
、抵抗２７を介しての充電のみとなり傾斜がゆるくなる
。

２８は比較器であって、コンデンサ２４で積分された電
圧■。

０と出力電圧の検出に基づいて設定された電圧■。

とを第３図Ｆに示すように比較して■。

０がＶ。よりも高くなったときに比較出力の発生を停止
するように構成されたものであり、この比較器２８の出
力はＡＮＤ回路３４の入力となる。

ＡＮＤ回路３４の出力のＡ点からは第３図Ｇに示す信号
■いが発生する。

２９は発振器であって、端子２９ａから第３図Ａに示す
パルス■ｏｓｃ１を発生し、端子２９ｂから第３図Ｂに
示すパルスＶＯ３Ｃ２を発生し、端子２９ｃから第３図
Ｃに示すパルス■１を発生するものである。

３０及び３１はＡＮＤ回路であって、比較器２８の出力
と発振器２９の出力との論理積出力を発生し、これをト
ランジスタ３及び５のベースに付与するものである。

第３図ＨはＡＮＤ回路３０の出力を示し、第３図■はＡ
ＮＤ回路３１の出力を示す。

３２は比較レベル形成回路であり、出力電圧に基づいて
■。

を形成する回路である。次に、第２図の直流変換器の動
作を第３図〜第５図を参照して述べる。

今、トランジスタ３と５との間にストレージ時間の差が
なく、同じパルス幅でオンするとすれば、第３図に於い
て実線で示すような波形状態となる。

即ち、発振器２９からは第３図Ａ及びＢに示す如く同じ
パルス幅Ｔの信号■。

ｓｃｉと■。ＳＣ２とが発生し、これがＡＮＤ回路３０
と３１とに送られる。

ＡＮＤ回路３０．３１のもう一方の入力も第３図Ｇに示
す如く等しいパルス幅Ｔ１＝Ｔ２であるノテ、ＡＮＤ回
路３０ 、３１（７）出力ＶＡＮＤＩ及び■ＡＮＤ２は
第３図Ｈ及びＩとなり、等しいパルス幅を有する。

従って、トランジスタ３と５とのペースには等しいパル
ス幅Ｔ１＝Ｔ２のベース信号が付与され、今、ストレー
ジタイムに差がないと仮定しているので、トランジスタ
３と５との導通時間は等しくなる。

従ってこの時には出力変圧器１に於いて直流励磁が生じ
ない。

トランジスタ８と５とのオン時間を決定するＡＮＤ回路
３４の出力パルスの形成に付いて述べると、変流器２２
によってトランジスタ３及び５に流れる電流が検出され
て第３図Ｅに示す如くとなる。

第３図Ｅに於いて、ｔ２からｔ３までがトランジスタ３
がオンのときの電流であり、ｔ、からｔ６がトランジス
タ５がオンのときの電流である。

変流器２２で検出された電流は整流器２３で整流された
後、コンデンサ２４で積分されて第３図Ｆに示す波形と
なる。

積分は第３図Ｃに示すリセットパルス■１に同期してな
される。

即ちトランジスタ２５がリセットパルス■１でオンする
ごとにコンデンサ電荷が放電され、再び積分を開始する
。

トランジスタ３の電流の積分に基づいてｔ３で比較レベ
ル■ｃを横切れば、比較器２８から出力パルスが発生し
なくなり、ＡＮＤ回路３４の出力信号■いは第３図Ｇの
如くとなる。

比較器２８の正の入力端子に与えられる比較レベル■。

は出力電圧の検出に基づいて比較レベル形成回路３２に
よって形成される。

この比較レベル■。は出力電圧が低くなれば逆に高くな
り、出力電圧が高くなれは逆に低くなる。

トランジスタ３と５とのストレージ時間が異なるために
、オン時間に差が出たとすれば、１次巻線４の上半分４
ａと下半分４ｂとに印加される電圧の幅が第４図Ａのｔ
ｌからｔ２の間に示すように異なる。

即ち上半分４ａにはＶＮＰ□が印加され、下半分４ｂに
は例えばＶＮＰ□の幅より小さい幅のＶＮＰ□が印加さ
れる。

従って、トランジスタ３と。５とに流れる電流の波形幅
も異なり、もし、この状態が第５図Ｂに示す如く継続さ
れると、第５図Ａに示す如くリアクトル２１に流れる電
流ＩＬＸが増大し、直流励磁状態となり、出力変圧器１
が飽和する。

しかし、本発明に係わる変換器に於いては、制御回路が
設けられているので、直流励磁による飽和が生じない。

次にこれを説明する。第４図の１１からｔ２の期間のよ
うに直流励磁状態となったとすれば、第３図Ｅで点線で
示す如くｔ２からｔ３に於けるトランジスタ３の電流Ｉ
Ｑ１が増大し、トランジスタ５の電流工。

２が減少する。これにより、第３図Ｆで点線で示す如く
トランジスタ３の電流■Ｑ１に基づく積分波形は今迄よ
りも急の傾斜で立上り、ｔ３より前のｔ′３で比較レベ
ル■ｏを横切り、比較器２８の出力に対応するＡＮＤ回
路３４及びＡＮＤ回路３０の出力パルスの幅も第３図Ｇ
及びＨで点線で示す如く狭くなる。

他方、トランジスタ５の電流■Ｑ２に基づく積分波形は
今迄よりもゆるい傾斜で立上り、ｔ６以後の１／で比較
レベル■。

を横切り、比較器２８の出力に対応するＡＮＤ回路３４
及びＡＮＤ回路３１の出力パルスの幅も第３図Ｇ及びＨ
で点線で示す如く広くなる。

第４図のｔ２から１３の期間は制御中の状態を示し、点
線が制御前を示し、実線が制御後の状態を示している。

このような制御が進められて、結局、トランジスタ３と
５とのストレージ時間の差に基づくオン期間の差を補正
することが出来るパルス幅を有するベース信号が付与さ
れる。

即ち第３図Ｈと１とで点線で示す如くストレージ時間の
長いトランジスタ３には小さいパルス幅ＴＢＩのベース
信号が印加され、ストレージ時間の短かいトランジスタ
５には大きなパルス幅ＴＢ２のベース信号が印加される
。

即ちストレージ時間の差を考慮してＴＢｏくＴＢ□とす
る。

このようにすることにより、第３図Ｅ及び第４図Ｂの１
３以後の波形に示す如くトランジスタ３と５とのオン期
間が等しくなり、第４図のｔ３以後に示す如く、１次巻
線４の上半分４ａと下半分４ｂとに同じ時間幅のＴＰｏ
とＴｐ２との電圧が印加される。

これにより出力変圧器１が飽和することがない。

尚上述の動作に於いて、リアクトル２１には第３図りで
点線で示す電流ＩＬＸが流れている。

即ち、第６図に説明図に示す如くリアクトル２１が電流
源となってＩＬＸが流れる。

従ってトランジスタ３には１次巻線の上半分４ａの電流
Ｉ０とＩＬＸ・との和の電流ＩＱ□が流れ、他方Φトラ
ンジスタ５には下半分４ｂの電流■２とＩＬＸとの差の
電流ＩＱ□が流れる。

従って、第３図Ｅに示す如くトランジスタ３と５との電
流幅は等しいが、振幅は異なる。

しかし、変圧器１の１次巻線に流れる負荷電流■１と■
２とは等しい。

又、第３図Ｅに於いて、実線で示すＩＣＴのパルス幅よ
りも点線で示すＩＣＴのパルス幅が大きくなっているが
、点線で示すようにパルス幅が大きくなると出力電圧も
高くなり、これに基づいて比較レベル■ｃが低下し、最
終にはパルス幅が狭められて一定の出力電圧となる。

上述から明らかなようにこの直流変換器によれば、交互
にオン・オフするトランジスタのストレージ時間に差が
あっても、出力変圧器に交互に印加される電圧の時間幅
が等しくなるので、出力変圧器が飽和することがない。

以上本発明の１実施例について述べたが、本発明は上述
の実施例に限定されるものではなく、更に変形可能なも
のである。

例えば、第７図に示すようにトランジスタＱ１〜Ｑ４を
ブリッジ接続し、出力変圧器Ｔを介して負荷りに電力を
供給する装置にも適用可能である。

この例の場合は、トランジスタＱ１とＱ４との導通で第
１の方向の電圧が変圧器Ｔに印加され、トランジスタＱ
２とＱ３との導通で第２の方向の電圧が変圧器Ｔに印加
される。

従って、変流器ＣＴ１でＱｌとＱ４との回路の電流を検
出し、変流器ＣＴ２でＱ２とＱ３との回路の電流を検出
する。

又、電流の検出に基づいてトランジスタのベース電流幅
を制御する回路の構成を変形しても差支えない。

又、第２図にはりアクドル２１が接続されているが、接
続しなくともよい。

又、スイッチング素子としてトランジスタ以外の素子例
えばサイリスクを使用した装置にも適用可能である。

又、直流−直流変換器に限ることなく、直流−交流変換
器にも適用可能である。

【図面の簡単な説明】

第１図は従来の直流変換器の回路図、第２図は本発明の
１実施例に係わる直流変換器の回路図、第３図は第２図
の回路の各部の波形図、第４図は制御状態を示す変圧器
１次巻線電圧とトランジスタの電流との波形図、第５図
は直流励磁状態を示すＩＬＸと■Ｑ１とＩＱ２との波形
図、第６図は電流の状態を示す説明図、第７図は変形例
を示す回路図である。 また図面に用いられている符号に於いて、１は出力変圧
器、３，５はトランジスタ、４は１次巻線、２１はリア
クトル、２２は変流器、２３は整流器、２４は積分用コ
ンデンサ、２５はリセット用トランジスタ、２８は比較
器、２９は発振器、３０゜ ３１はＡＮＤ回路である。

Claims (1)

1. 【特許請求の範囲】 １ 第１の方向の直流電圧と前記第１の方向と反対の第
   ２の方向の直流電圧とが交互に印加される１次巻線と該
   １次巻線の電圧に対応した交流電圧を送出する２次巻線
   とを有する出力変圧器と、前記出力変圧器の１次巻線に
   前記第１の方向の直流電圧を印加するように前記１次巻
   線と直流電源との間に接続された第１のスイッチング素
   子と、前記出力変圧器の１次巻線に前記第２の方向の直
   流電圧を印加するように前記１次巻線と直流電源との間
   に接続された第２のスイッチング素子と、前記第１及び
   第２のスイッチング素子に流れる電流を検出する電流検
   出回路と、 前記電流検出回路から得られる検出信号の変化に応じて
   積分電圧の傾きを変化させるように前記電流検出回路に
   接続された積分用コンデンサと、前記積分用コンデンサ
   に固定の充電電流を供給するために前記積分用コンデン
   サに接続された充電回路と、 前記積分用コンデンサを前記第１及び第２のスイッチン
   グ素子のオンオフ動作に対応した周期でリセットするよ
   うに前記積分用コンデンサに接続されたリセット回路と
   、 前記出力変圧器の２次巻線の電圧に対応して変化する直
   流の比較レベル信号を形成する比較レベル形成回路と、 前記積分用コンデンサから得られるのこぎり波と前記比
   較レベル形成回路から得られる比較レベル信号とを比較
   して前記のこぎり波が前記比較レベル信号よりも低い期
   間に第１のレベルの出力を発生し、前記のこぎり波が前
   記比較レベル信号よりも高い期間に第２のレベルの出力
   を発生する電圧比較器と、 前記第１のスイッチング素子のオン期間の前記のこぎり
   波に基づく前記比較器の出力に対応するように前記第１
   のスイッチング素子をオン制御し、前記第２のスイッチ
   ング素子のオン期間の前記のこぎり波に基づく前記比較
   器の出力に対応するように前記第２のスイッチング素子
   をオン制御するスイッチング素子制御回路と、 から成る変換器。