JPS634424B2 - - Google Patents
Info
- Publication number
- JPS634424B2 JPS634424B2 JP13708281A JP13708281A JPS634424B2 JP S634424 B2 JPS634424 B2 JP S634424B2 JP 13708281 A JP13708281 A JP 13708281A JP 13708281 A JP13708281 A JP 13708281A JP S634424 B2 JPS634424 B2 JP S634424B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- voltage
- frequency
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000003079 width control Methods 0.000 claims description 14
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 238000001514 detection method Methods 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 claims description 3
- 230000004907 flux Effects 0.000 description 8
- 238000010304 firing Methods 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 230000005415 magnetization Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
本発明は、通信機器等の負荷に電力を供給する
定電流コンバータに係り、負荷解放時において負
荷に印加される定電流コンバータの過大な出力電
圧を抑制し得る定電圧垂下を行うコンバータ制御
方式に関するものである。
定電流コンバータに係り、負荷解放時において負
荷に印加される定電流コンバータの過大な出力電
圧を抑制し得る定電圧垂下を行うコンバータ制御
方式に関するものである。
従来の直列共振コンバータの１例を第１図に示
す。ＡはDC−AC変換回路、ＢはAC−DC変換回
路を示す。図においてインバータ・トランスＴ１
の２次巻線の一端に共振用のLC共振回路の一端
が接続され、Ｔ１の２次巻線の他端とLC直列回
路の他端が全波整流回路２、平滑回路３を経て負
荷４に接続される。定常時は図示していない出力
電流検出回路の信号により出力電流が一定になる
様に主スイツチＱ１，Ｑ２の動作周波数を制御す
る。一方、負荷が大きくなつた時、出力電圧の上
昇を防止するためには出力電圧V0を検出器DET
により検出し、誤差増幅器EA１で基準電圧７と
比較増幅された信号が電圧−周波数変換器５に加
えられ、さらに第１の1/2分周器６を介して、主
トランジスタＱ１，Ｑ２のドライブ信号となる。
この過程で負荷電圧V0が一定になるように周波
数制御される。
す。ＡはDC−AC変換回路、ＢはAC−DC変換回
路を示す。図においてインバータ・トランスＴ１
の２次巻線の一端に共振用のLC共振回路の一端
が接続され、Ｔ１の２次巻線の他端とLC直列回
路の他端が全波整流回路２、平滑回路３を経て負
荷４に接続される。定常時は図示していない出力
電流検出回路の信号により出力電流が一定になる
様に主スイツチＱ１，Ｑ２の動作周波数を制御す
る。一方、負荷が大きくなつた時、出力電圧の上
昇を防止するためには出力電圧V0を検出器DET
により検出し、誤差増幅器EA１で基準電圧７と
比較増幅された信号が電圧−周波数変換器５に加
えられ、さらに第１の1/2分周器６を介して、主
トランジスタＱ１，Ｑ２のドライブ信号となる。
この過程で負荷電圧V0が一定になるように周波
数制御される。
第２図I1〜V2は垂下中の各部の動作波形を示
す。ここで共振用コンデンサＣの両端電圧VCは
０≦ｔ＜TONの期間中 VC＝１／Ｃ∫TON 0I1dt＝１／Ｃ∫TON 0iPKsinωtdt ＝2iPK／Cπ・TON ……(1) にまで充電される。この時のインバータトランス
Ｔ１の磁束変化Φ1は Φ1＝１／n1∫TON 0Viodt＝Vio／n1TON ……(2) で表わされ、次にVCがTON≦ｔ＜TSの期間に（Ｌ
＋L0）・Ｃの共振回路によりVC≦V0まで放電しよ
うとするためインバータ・トランスＴ１の２次側
には引き続き同じ方向に磁束変化Φ2が生じ Φ2＝１／n2∫TS TON（VC−V0）dt ＝１／n2（VC−V0）（TS−TON） ……(3) となるので、従つて、半周期におけるインバータ
トランスＴ１の全磁束の変化Φは Φ＝Φ1＋Φ2＝Vio／n1・TON＋ １／n2（VC−V0）（TS−TON）＝（VC−V0）／n2TS ……(4) （∵Vion2／n1＝V1＝VC−V0） で表わされる。
す。ここで共振用コンデンサＣの両端電圧VCは
０≦ｔ＜TONの期間中 VC＝１／Ｃ∫TON 0I1dt＝１／Ｃ∫TON 0iPKsinωtdt ＝2iPK／Cπ・TON ……(1) にまで充電される。この時のインバータトランス
Ｔ１の磁束変化Φ1は Φ1＝１／n1∫TON 0Viodt＝Vio／n1TON ……(2) で表わされ、次にVCがTON≦ｔ＜TSの期間に（Ｌ
＋L0）・Ｃの共振回路によりVC≦V0まで放電しよ
うとするためインバータ・トランスＴ１の２次側
には引き続き同じ方向に磁束変化Φ2が生じ Φ2＝１／n2∫TS TON（VC−V0）dt ＝１／n2（VC−V0）（TS−TON） ……(3) となるので、従つて、半周期におけるインバータ
トランスＴ１の全磁束の変化Φは Φ＝Φ1＋Φ2＝Vio／n1・TON＋ １／n2（VC−V0）（TS−TON）＝（VC−V0）／n2TS ……(4) （∵Vion2／n1＝V1＝VC−V0） で表わされる。
垂下の場合、出力電流I0は
I0＝１／TS∫TS 0I1dt＝２／π・TON／TSiPK ……(5)
となる。(5)式はiPKを一定のままで単に周波数
（１／TS）を下げることによりI0が垂下すること
を意味している。また、(1)式より垂下領域では
VCもV0も同じくほぼ一定とみなせるから、Φ∝
TSと表わせる。したがつて、周波数（１／TS）
を下げてゆくと磁束変化は単調増加し、ある周波
数（TS≒n2／VC−V0ΦS）で飽和に達することにな る。
（１／TS）を下げることによりI0が垂下すること
を意味している。また、(1)式より垂下領域では
VCもV0も同じくほぼ一定とみなせるから、Φ∝
TSと表わせる。したがつて、周波数（１／TS）
を下げてゆくと磁束変化は単調増加し、ある周波
数（TS≒n2／VC−V0ΦS）で飽和に達することにな る。
したがつて、直列共振形コンバータで出力電流
I0を零（負荷開放）にするには動作周波数を非常
に低く、すなわち数Hz程度に下げる必要がある
が、動作周波数をあまり下げるとトランスT1が
飽和し偏磁しやすくなる。また、トランスT1が
飽和しないように周波数変化幅を小さくすると第
３図に示すように開放電圧V0P1が急激に増大する
という欠点が生じる。
I0を零（負荷開放）にするには動作周波数を非常
に低く、すなわち数Hz程度に下げる必要がある
が、動作周波数をあまり下げるとトランスT1が
飽和し偏磁しやすくなる。また、トランスT1が
飽和しないように周波数変化幅を小さくすると第
３図に示すように開放電圧V0P1が急激に増大する
という欠点が生じる。
本発明は負荷開放時の出力電圧を減少させるた
めに定電圧垂下回路に、周波数制御回路とパルス
幅制御回路とを具備し、定電圧垂下点V1に達す
ると、まず周波数制御回路動作により周波数を減
じた後パルス幅制御回路を動作させる（その逆も
可）ことを特徴とし、その目的は周波数変化範囲
を小さくし、トランスの偏磁作用を生ぜず、負荷
開放時の出力電圧を抑制することにある。
めに定電圧垂下回路に、周波数制御回路とパルス
幅制御回路とを具備し、定電圧垂下点V1に達す
ると、まず周波数制御回路動作により周波数を減
じた後パルス幅制御回路を動作させる（その逆も
可）ことを特徴とし、その目的は周波数変化範囲
を小さくし、トランスの偏磁作用を生ぜず、負荷
開放時の出力電圧を抑制することにある。
第４図は本発明の第１実施例である。第５図に
は本発明の出力特性を示す。なお、第４図でＡは
DC−AC変換回路、ＢはAC−DC変換回路を示
し、直列共振形DC／DCコンバータの内部構成は
第１図の直列共振形DC／DCコンバータと同様で
ある。出力電圧検出器DETの出力は、定電圧垂
下を行わせるために基準電圧との差を検出する第
１誤差増幅器EA１および第２誤差増幅器EA２に
印加される。第１誤差増幅器の出力は、出力電圧
によつてパルスの繰返し周波数を定める電圧−周
波数変換器Ｆ／Ｖに加えられる。また第２誤差増
幅器の出力は、この出力によりパルス幅を制御す
るパルス幅制御回路PWMに加えられ、さらに駆
動回路DRVを介して直列共振形定電流コンバー
タを制御し、垂下制御を行う。
は本発明の出力特性を示す。なお、第４図でＡは
DC−AC変換回路、ＢはAC−DC変換回路を示
し、直列共振形DC／DCコンバータの内部構成は
第１図の直列共振形DC／DCコンバータと同様で
ある。出力電圧検出器DETの出力は、定電圧垂
下を行わせるために基準電圧との差を検出する第
１誤差増幅器EA１および第２誤差増幅器EA２に
印加される。第１誤差増幅器の出力は、出力電圧
によつてパルスの繰返し周波数を定める電圧−周
波数変換器Ｆ／Ｖに加えられる。また第２誤差増
幅器の出力は、この出力によりパルス幅を制御す
るパルス幅制御回路PWMに加えられ、さらに駆
動回路DRVを介して直列共振形定電流コンバー
タを制御し、垂下制御を行う。
まず、負荷４が重くなり、垂下開始点電圧V1
（第５図参照）に達すると第１誤差増幅器EA１が
動作し、この出力が電圧−周波数変換器Ｆ／Ｖに
印加され、変換周波数、すなわちパルスの繰返し
周波数が負荷４に応じて減少する。負荷がさらに
大きくなり出力電圧がV2点の電圧値に達すると、
次に第２誤差増幅器EA２が動作し、負荷４が増
加するとパルス幅を減少させるようにパルス幅制
御回路PWMが動作し、負荷４の開放時の出力電
圧がV0P2に抑制される。電圧−周波数変換器Ｆ／
Ｖの出力Ａおよびパルス幅制御回路の出力Ｂのシ
ーケンス概略を第６図に示す。図においてイは垂
下開始点での動作における電圧−周波数変換器
Ｆ／Ｖよりの出力Ａにおける波形、ロは同上での
パルス幅制御回路PWMよりの出力におけるＢで
の波形、ハは第５図V2点におけるＡでの波形、
ニはＢでの波形、ホは第５図の領域におけるＡ
での波形、ヘは同上Ｂでの波形、トは第５図の
点におけるＡでの波形、チは同上Ｂでの波形を示
す。
（第５図参照）に達すると第１誤差増幅器EA１が
動作し、この出力が電圧−周波数変換器Ｆ／Ｖに
印加され、変換周波数、すなわちパルスの繰返し
周波数が負荷４に応じて減少する。負荷がさらに
大きくなり出力電圧がV2点の電圧値に達すると、
次に第２誤差増幅器EA２が動作し、負荷４が増
加するとパルス幅を減少させるようにパルス幅制
御回路PWMが動作し、負荷４の開放時の出力電
圧がV0P2に抑制される。電圧−周波数変換器Ｆ／
Ｖの出力Ａおよびパルス幅制御回路の出力Ｂのシ
ーケンス概略を第６図に示す。図においてイは垂
下開始点での動作における電圧−周波数変換器
Ｆ／Ｖよりの出力Ａにおける波形、ロは同上での
パルス幅制御回路PWMよりの出力におけるＢで
の波形、ハは第５図V2点におけるＡでの波形、
ニはＢでの波形、ホは第５図の領域におけるＡ
での波形、ヘは同上Ｂでの波形、トは第５図の
点におけるＡでの波形、チは同上Ｂでの波形を示
す。
第７図は本発明の他の実施例である。第７図は
第１図に示した従来回路に垂下を行うために誤差
増幅器EA１の出力をダイオードＤ４を介して、
電圧−周波数変換器Ｆ／Ｖに同期したパルス幅制
御回路PWMの入力に接続し、かつパルス幅制御
回路PWMの出力を、第２の1/2分周器６′を介し
て、第１の1/2分周器６の出力とアンド回路
（AND）を通して接続したものである。
第１図に示した従来回路に垂下を行うために誤差
増幅器EA１の出力をダイオードＤ４を介して、
電圧−周波数変換器Ｆ／Ｖに同期したパルス幅制
御回路PWMの入力に接続し、かつパルス幅制御
回路PWMの出力を、第２の1/2分周器６′を介し
て、第１の1/2分周器６の出力とアンド回路
（AND）を通して接続したものである。
第７図の実施例の各部特性波形を第８図及び第
９図に示す。誤差増幅器EA１の出力信号により、
パルス幅制御回路PWMの出力はｄとなり、これ
が1/2分周器６′によりｅ，ｆになる。このｅ，ｆ
がそれぞれ1/2分周器６の出力ｂ，ｃとアンド回
路を通して接続することにより、主トランジスタ
Ｑ１，Ｑ２のベース駆動部にはｇ，ｈの信号が印
加されるので共振電流I1は途中で不連続となり、
共振用コンデンサ両端電圧VC′は VC′＝１／Ｃ∫〓0I1dt＝１／Ｃ∫〓0iPKsinωtdt ＝iPK／Cπ（１−cosωθ）・TON ……(6) 従つて(1)、(6)式より点弧角θを小さくしてゆく
と、VC′＜VCとなる。この時のインバータトラン
スＴ１の磁束変化Φ1′は、 Φ1′＝１／n1∫〓0Viodt＝Vio／n1θ ……(7) 次にVC′がθ≦ｔ＜TS′の期間中に（Ｌ＋L0）
Ｃの共振回路によりVC′≦V0まで放電しようとす
るため、インバータ・トランスＴ１の２次側に
は、引き続き同じ方向に Φ2′＝１／n2∫T′S 0（VC′−V0′）dt ＝１／n2（VC′−V0′）（TS′−θ） ……(8) の磁束変化が生じるため、半周期におけるインバ
ータ・トランスＴ１の全磁束変化Φ′は、 Φ′＝Φ1′＋Φ2′＝Vio／n1θ＋１／n2（VC′ −V0′）（TS′−θ）＝VC′−V0′／n2TS′ ……(9) （∵Vio・n2／n1＝V1′＝VC′−V0′） で表わすことができる。
９図に示す。誤差増幅器EA１の出力信号により、
パルス幅制御回路PWMの出力はｄとなり、これ
が1/2分周器６′によりｅ，ｆになる。このｅ，ｆ
がそれぞれ1/2分周器６の出力ｂ，ｃとアンド回
路を通して接続することにより、主トランジスタ
Ｑ１，Ｑ２のベース駆動部にはｇ，ｈの信号が印
加されるので共振電流I1は途中で不連続となり、
共振用コンデンサ両端電圧VC′は VC′＝１／Ｃ∫〓0I1dt＝１／Ｃ∫〓0iPKsinωtdt ＝iPK／Cπ（１−cosωθ）・TON ……(6) 従つて(1)、(6)式より点弧角θを小さくしてゆく
と、VC′＜VCとなる。この時のインバータトラン
スＴ１の磁束変化Φ1′は、 Φ1′＝１／n1∫〓0Viodt＝Vio／n1θ ……(7) 次にVC′がθ≦ｔ＜TS′の期間中に（Ｌ＋L0）
Ｃの共振回路によりVC′≦V0まで放電しようとす
るため、インバータ・トランスＴ１の２次側に
は、引き続き同じ方向に Φ2′＝１／n2∫T′S 0（VC′−V0′）dt ＝１／n2（VC′−V0′）（TS′−θ） ……(8) の磁束変化が生じるため、半周期におけるインバ
ータ・トランスＴ１の全磁束変化Φ′は、 Φ′＝Φ1′＋Φ2′＝Vio／n1θ＋１／n2（VC′ −V0′）（TS′−θ）＝VC′−V0′／n2TS′ ……(9) （∵Vio・n2／n1＝V1′＝VC′−V0′） で表わすことができる。
垂下領域では出力電圧V0′は、ほぼ一定を保つ
から(6)式においてパルス幅制御回路の点弧角θを
適当に選ぶことにより、VC′V0′とすることがで
き、(9)式より周波数（１／TS′）を下げても磁束
変化量Φ′を従来回路に比べ大幅に小さく押える
ことが可能になる。すなわち、下限周波数をイン
バータ・トランスＴ１が飽和しない領域まで上げ
ることが可能になる。
から(6)式においてパルス幅制御回路の点弧角θを
適当に選ぶことにより、VC′V0′とすることがで
き、(9)式より周波数（１／TS′）を下げても磁束
変化量Φ′を従来回路に比べ大幅に小さく押える
ことが可能になる。すなわち、下限周波数をイン
バータ・トランスＴ１が飽和しない領域まで上げ
ることが可能になる。
以上説明したように本発明によれば垂下制御系
に周波数制御系とパルス幅制御系の２系統の制御
系を設けることにより、下限周波数を上げること
ができ、容易に負荷開放時の出力電圧を抑制でき
る利点がある。
に周波数制御系とパルス幅制御系の２系統の制御
系を設けることにより、下限周波数を上げること
ができ、容易に負荷開放時の出力電圧を抑制でき
る利点がある。
第１図は従来例、第２図I1〜V2は各部の波形、
第３図は出力電圧と出力電流との関係、第４図は
本発明の実施例、第５図は出力電圧と出力電流と
の関係、第６図イ〜チは各部の動作波形、第７図
は他の実施例、第８図ａ〜ｈは各部の動作波形、
第９図I1′〜V2′（≒V0）は各部の動作波形を示す。 Ａ…DC−AC変換器、Ｂ…AC−DC変換器、n1
…Ｔ１の１次側巻数、n2…２次側巻数、L0…２次
側インダクタンス、Ｑ１，Ｑ２…主スイツチ、Ｔ
１…インバータトランス、DET…出力電圧検出
器、EA１，EA２…誤差増幅器、Ｆ／Ｖ…電圧−
周波数変換器、PWM…パルス幅制御回路、
DRV…駆動回路、AND…アンド回路、１…フラ
イホイルダイオード、２…全波整流器、３…平滑
回路、４…負荷、６，６′…分周器。
第３図は出力電圧と出力電流との関係、第４図は
本発明の実施例、第５図は出力電圧と出力電流と
の関係、第６図イ〜チは各部の動作波形、第７図
は他の実施例、第８図ａ〜ｈは各部の動作波形、
第９図I1′〜V2′（≒V0）は各部の動作波形を示す。 Ａ…DC−AC変換器、Ｂ…AC−DC変換器、n1
…Ｔ１の１次側巻数、n2…２次側巻数、L0…２次
側インダクタンス、Ｑ１，Ｑ２…主スイツチ、Ｔ
１…インバータトランス、DET…出力電圧検出
器、EA１，EA２…誤差増幅器、Ｆ／Ｖ…電圧−
周波数変換器、PWM…パルス幅制御回路、
DRV…駆動回路、AND…アンド回路、１…フラ
イホイルダイオード、２…全波整流器、３…平滑
回路、４…負荷、６，６′…分周器。
Claims (1)
- １ 直流を交流に変換するDC−AC変換回路、前
記DC−AC変換回路の出力を整流、平滑して再び
直流に変換するAC−DC変換回路及び前記DC−
AC変換回路とAC−DC変換回路との間にコンデ
ンサとインダクタの直列回路を挿入した、負荷に
定電流を供給するコンバータにおいて、前記AC
−DC変換回路の出力端に電圧検出回路を接続し、
過負荷時に前記電圧検出回路の出力信号を、該出
力信号に対応してパルスの繰り返し周波数を定め
る電圧−周波数変換器に加え、前記電圧−周波数
変換器の出力信号により、前記DC−AC変換回路
の動作周波数を制御する第１のループと、前記出
力電圧検出信号をパルス幅制御回路に加え、前記
パルス幅制御回路の出力信号により前記DC−AC
変換回路の主スイツチの導通パルス幅を制御する
第２のループとを備えることを特徴とするコンバ
ータ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13708281A JPS5839268A (ja) | 1981-09-02 | 1981-09-02 | コンバ−タ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13708281A JPS5839268A (ja) | 1981-09-02 | 1981-09-02 | コンバ−タ制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5839268A JPS5839268A (ja) | 1983-03-07 |
| JPS634424B2 true JPS634424B2 (ja) | 1988-01-28 |
Family
ID=15190467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13708281A Granted JPS5839268A (ja) | 1981-09-02 | 1981-09-02 | コンバ−タ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5839268A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0475799U (ja) * | 1990-11-16 | 1992-07-02 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3688456T2 (de) * | 1985-11-15 | 1993-09-09 | Nec Corp | Startsteuerschaltung zur anpassung eines stromkonvertors an verschiedene lasten. |
| JPH01311867A (ja) * | 1988-06-10 | 1989-12-15 | Tohoku Ricoh Co Ltd | 共振型コンバータ回路 |
-
1981
- 1981-09-02 JP JP13708281A patent/JPS5839268A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0475799U (ja) * | 1990-11-16 | 1992-07-02 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5839268A (ja) | 1983-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4525774A (en) | Regulated AC-DC converter having saturation inductance in resonant circuit | |
| JP2774344B2 (ja) | 突入電流制限交直変換回路 | |
| US5612862A (en) | Method and circuitry for controlling current reset characteristics of a magnetic amplifier control circuit | |
| US4126891A (en) | Switching regulator with feedback system for regulating output current | |
| JPH0753027B2 (ja) | 定電流発生器のためのスタ−ト制御回路 | |
| JPS634424B2 (ja) | ||
| JPH0646535A (ja) | 充電器 | |
| JPS6323563A (ja) | 電源装置 | |
| JPH0646561A (ja) | 共振型ｄｃ−ｄｃコンバータ | |
| JPS63228967A (ja) | 共振型スイツチング電源 | |
| JP2578044Y2 (ja) | 放電灯電源装置 | |
| JP2604263B2 (ja) | マグネトロン駆動装置 | |
| JP3326660B2 (ja) | スイッチング電源回路 | |
| JP3507352B2 (ja) | 共振型スイッチング電源装置 | |
| JPS6252554B2 (ja) | ||
| JPH028611Y2 (ja) | ||
| JPH07322614A (ja) | 電力変換装置 | |
| JPS63286275A (ja) | 交流ア−ク溶接機用電源装置 | |
| JP2867146B2 (ja) | 直流直流変換装置 | |
| JPH0214315Y2 (ja) | ||
| JPS6233831B2 (ja) | ||
| JPH02202358A (ja) | 磁気増幅器制御形スイッチングレギュレータ | |
| JPH03203527A (ja) | スイッチング電源式充電器 | |
| JPH0636650B2 (ja) | スイッチングレギュレ−タの過電圧保護回路 | |
| JPH08154381A (ja) | 力率改善コンバータ |