JPS63298172A - 論理回路の試験容易化方法 - Google Patents
論理回路の試験容易化方法Info
- Publication number
- JPS63298172A JPS63298172A JP62135881A JP13588187A JPS63298172A JP S63298172 A JPS63298172 A JP S63298172A JP 62135881 A JP62135881 A JP 62135881A JP 13588187 A JP13588187 A JP 13588187A JP S63298172 A JPS63298172 A JP S63298172A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- logic circuit
- board
- timing
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディジタル装置を構成するプリント基板上に実
現する論理回路の実現方法に関し、特にディジタル論理
回路とタイミング回路とを同一基板内で実現した場合の
試験を容易に実施するための論理回路の試験容易化方法
に関する。
現する論理回路の実現方法に関し、特にディジタル論理
回路とタイミング回路とを同一基板内で実現した場合の
試験を容易に実施するための論理回路の試験容易化方法
に関する。
〔従来の技術Ｊ
従来、ディジタル論理回路とタイミング回路とを同一基
板内で実現した論理回路を基板単位で試験を行うために
は、この基板のタイミング回路に同期させて試験機を動
作させたり、タイミング回路とディジタル繊理回路とを
接続する基板内のパターンを一時的に切り離すなどの方
法が必要であった０ 〔発明が解決しようとする問題点〕 上述した様に試験機をプリント基板のタイミング回路に
同期させて試験する方法は、各種タイミングに対応させ
て動作させる必要があるため試験機が複雑かつ高額にな
る。また、タイミング回路とディジタル論理回路とを接
続するプリント基板のパターンを一時的に切り離す′ｙ
５法は、試験終了後の接続を行うための接続用の部品の
追加、実装スペースの追加および接続工事の追加など費
用の追加発生を伴う。
板内で実現した論理回路を基板単位で試験を行うために
は、この基板のタイミング回路に同期させて試験機を動
作させたり、タイミング回路とディジタル繊理回路とを
接続する基板内のパターンを一時的に切り離すなどの方
法が必要であった０ 〔発明が解決しようとする問題点〕 上述した様に試験機をプリント基板のタイミング回路に
同期させて試験する方法は、各種タイミングに対応させ
て動作させる必要があるため試験機が複雑かつ高額にな
る。また、タイミング回路とディジタル論理回路とを接
続するプリント基板のパターンを一時的に切り離す′ｙ
５法は、試験終了後の接続を行うための接続用の部品の
追加、実装スペースの追加および接続工事の追加など費
用の追加発生を伴う。
本発明の論理回路の試験容易化方法はディジタル論理回
路とこれを動作させるための各種タイミングを発生する
タイミング回路とを同一プリント基板に実装し、前記論
理回路と前記タイミング回路とを前記基板のエツジ端子
を介して分離し試験を行うことを特徴とする。
路とこれを動作させるための各種タイミングを発生する
タイミング回路とを同一プリント基板に実装し、前記論
理回路と前記タイミング回路とを前記基板のエツジ端子
を介して分離し試験を行うことを特徴とする。
次に、本発明について図面を参照して説明する。
本発明の一実施例を示す図を参照すると、１−０は論理
回路を実現するプリント基板、１０１はディジタル論理
回路、１０２，１０３は各々異なるタイミングを発生す
るタイミング回路、２０１゜２０２．２０３．２０４は
各回路とエツジ端子とを接続するためのプリント基板１
０上の配線パターン、３０１，３０２，３０３，３０４
はプリント基板１０のエツジ端子、４０１．４０２はプ
リント基板１０を実装するバックボードの配線である。
回路を実現するプリント基板、１０１はディジタル論理
回路、１０２，１０３は各々異なるタイミングを発生す
るタイミング回路、２０１゜２０２．２０３．２０４は
各回路とエツジ端子とを接続するためのプリント基板１
０上の配線パターン、３０１，３０２，３０３，３０４
はプリント基板１０のエツジ端子、４０１．４０２はプ
リント基板１０を実装するバックボードの配線である。
通常、ディジタル装置の論理回路としては、バ、クボー
ドに実装されて使用されるため、ディジタル論理回路１
０１はプリント基板ｌｏ上の配線パターン２０１，２０
２，２０３．２０４とエツジ端子３０１，３０２，３０
３．３０４とバックボードの配線４０１，４０２とを介
してタイミング回路１０２，１０３に接続され論理動作
する。
ドに実装されて使用されるため、ディジタル論理回路１
０１はプリント基板ｌｏ上の配線パターン２０１，２０
２，２０３．２０４とエツジ端子３０１，３０２，３０
３．３０４とバックボードの配線４０１，４０２とを介
してタイミング回路１０２，１０３に接続され論理動作
する。
プリント基板１０を単体で試験する場合は、バ。
クボードの配線４０１，４０２による接続がないため、
ディジタル論理回路１０１とタイミング回路１０２，１
０３とはプリント基板ｌｏ上では完全に独立した回路と
して取り扱える。従って、エツジ端子３０１，３０２を
介してディジタル論理回路１０１をタイミング回路１０
２，１０３と無関係に試験機に接続することによう、論
理回路１０１の試験を行える。
ディジタル論理回路１０１とタイミング回路１０２，１
０３とはプリント基板ｌｏ上では完全に独立した回路と
して取り扱える。従って、エツジ端子３０１，３０２を
介してディジタル論理回路１０１をタイミング回路１０
２，１０３と無関係に試験機に接続することによう、論
理回路１０１の試験を行える。
以上説明したように本発明によれば、ディジタル論理回
路とタイミング回路とを同一プリント基板内に実装した
論理回路の基板単位での試験において両回路を各々独立
の個別回路として取り扱えることにより、タイミング回
路に同期させた試験が不要となり、試験機を簡単な構成
でかつ安価に実現できる。また、試験容易化のため両回
路を基板内で分離するための部品追加、実装スペース迫
力口および接続工事などの費用発生を不要にできる。
路とタイミング回路とを同一プリント基板内に実装した
論理回路の基板単位での試験において両回路を各々独立
の個別回路として取り扱えることにより、タイミング回
路に同期させた試験が不要となり、試験機を簡単な構成
でかつ安価に実現できる。また、試験容易化のため両回
路を基板内で分離するための部品追加、実装スペース迫
力口および接続工事などの費用発生を不要にできる。
図は本発明の一実施例を示す構成図である。
１０・・・・・・プリント基板、１ｏ１・・・・・・デ
ィジタル論理回路、１０２，１０３・・・・・・タイミ
ング回路、２０１．２０２，２０３，２０４・・・・・
・配線パターン、３０１，３０２，３０３，３０４−
・−・−１−ッジ端子、４０１．４０２・旧・・バック
ボードの配線。
ィジタル論理回路、１０２，１０３・・・・・・タイミ
ング回路、２０１．２０２，２０３，２０４・・・・・
・配線パターン、３０１，３０２，３０３，３０４−
・−・−１−ッジ端子、４０１．４０２・旧・・バック
ボードの配線。
Claims (1)
- ディジタル論理回路とこれを動作させるための各種タイ
ミングを発生するタイミング回路とを同一プリント基板
に実装し、前記論理回路と前記タイミング回路とを前記
基板のエッジ端子を介して分離し試験を行うことを特徴
とする論理回路の試験容易化方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62135881A JPS63298172A (ja) | 1987-05-29 | 1987-05-29 | 論理回路の試験容易化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62135881A JPS63298172A (ja) | 1987-05-29 | 1987-05-29 | 論理回路の試験容易化方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63298172A true JPS63298172A (ja) | 1988-12-05 |
Family
ID=15161957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62135881A Pending JPS63298172A (ja) | 1987-05-29 | 1987-05-29 | 論理回路の試験容易化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63298172A (ja) |
-
1987
- 1987-05-29 JP JP62135881A patent/JPS63298172A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060015785A1 (en) | Test apparatus for mixed-signal semiconductor device | |
| JPH10227830A (ja) | Ｉｃテスタ用テストボード | |
| JPH04248482A (ja) | プリント回路をバーンイン検査する方法 | |
| JP3037043B2 (ja) | プリント基板のテスト容易化回路実装方式 | |
| JPS63298172A (ja) | 論理回路の試験容易化方法 | |
| JP2608208B2 (ja) | 半導体回路素子とその試験処理方法 | |
| JP2003507841A (ja) | ドライバ出力インピーダンスを低減させたメモリモジュール試験システム | |
| JP2000206166A (ja) | Ｅｃｕ機能検査装置の評価システム | |
| JPH02137390A (ja) | 印刷配線板ユニットの製造方法 | |
| CN220730355U (zh) | 芯片测试板、测试系统 | |
| JPH1038972A (ja) | テスト用ｉｃソケット | |
| JPH06186302A (ja) | 半導体装置 | |
| JPH0572296A (ja) | 半導体集積回路 | |
| JP3747649B2 (ja) | プリント回路板試験装置 | |
| JPH10242597A (ja) | プリント配線板 | |
| KR100311010B1 (ko) | 집적회로소자들의 검사방법 | |
| JPH07154053A (ja) | 配線基板の試験方法、その装置および配線基板 | |
| JPH08293370A (ja) | Ｉｃソケット及びこれを用いた試験装置 | |
| JPH04102077A (ja) | プリント基板検査端子抽出装置 | |
| JPH03138767A (ja) | プリント配線板配線方式 | |
| JPH09159728A (ja) | プリント基板の試験方法 | |
| JPH04372883A (ja) | テープキャリアパッケージ実装半導体装置のテスト回路 | |
| JPH06138186A (ja) | プリント基板実装回路の試験方法 | |
| JPH0283466A (ja) | プリント配線基板検査治具 | |
| JPH06334008A (ja) | 実装基板の試験装置および試験方法 |