JPS63292819A - パルス発生回路 - Google Patents
パルス発生回路Info
- Publication number
- JPS63292819A JPS63292819A JP62129104A JP12910487A JPS63292819A JP S63292819 A JPS63292819 A JP S63292819A JP 62129104 A JP62129104 A JP 62129104A JP 12910487 A JP12910487 A JP 12910487A JP S63292819 A JPS63292819 A JP S63292819A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse
- frequency
- frequency division
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
- Y02B20/40—Control techniques providing energy savings, e.g. smart controller or presence detection
Landscapes
- Circuit Arrangement For Electric Light Sources In General (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野１
本発明は、基準クロックを計数して任意周期のパルスを
発生するパルス発生回路に閃するものである。
発生するパルス発生回路に閃するものである。
［背景技術］
従来、基準クロックを計数して任意周期のパルスを発生
するこの種のパルス発生回路は、分周回路の分周段数を
適当に設定するとともに、分周回路の各段出力を信号処
理してリセット端子にフィードバックしで分周動作を制
御し、所定周波数お上ゾパルス幅の分周パルス出力を得
るようになっていた。しかしながら、このような従来例
にあっては、異なった周波数およびパルス幅を有する分
周パル゛ス信号を容易に得ることができないという問題
があった。
するこの種のパルス発生回路は、分周回路の分周段数を
適当に設定するとともに、分周回路の各段出力を信号処
理してリセット端子にフィードバックしで分周動作を制
御し、所定周波数お上ゾパルス幅の分周パルス出力を得
るようになっていた。しかしながら、このような従来例
にあっては、異なった周波数およびパルス幅を有する分
周パル゛ス信号を容易に得ることができないという問題
があった。
【発明の目的Ｊ
本発明は上記の点に鑑みて為されたものであり、その目
的とするところは、異なった周波数およびパルス幅の分
局パルス信号を容易に得ることができるパルス発生回路
を提供することにある。
的とするところは、異なった周波数およびパルス幅の分
局パルス信号を容易に得ることができるパルス発生回路
を提供することにある。
［発明の開示Ｊ
（構 成）
本発明は、クロック発生回路にて発生された基準クロッ
クを分周する分周回路と、分周回路による分周動作を制
御してそれぞれ異なった複数周波数およびパルス幅を有
するパルス信号を分周回路から出力自在にする分周制御
回路と、所定周波敗およびパルス幅のパルス信号が出力
されるように分周制御回路の動作を設定する出力パルス
選択回路とで構成されたものであり、異なった周波数お
よびパルス幅のパルス信号を容易に得ることができるパ
ルス発生回路を提供するものである。
クを分周する分周回路と、分周回路による分周動作を制
御してそれぞれ異なった複数周波数およびパルス幅を有
するパルス信号を分周回路から出力自在にする分周制御
回路と、所定周波敗およびパルス幅のパルス信号が出力
されるように分周制御回路の動作を設定する出力パルス
選択回路とで構成されたものであり、異なった周波数お
よびパルス幅のパルス信号を容易に得ることができるパ
ルス発生回路を提供するものである。
（実施例）
第１図および第２図は本発明一実施例を示すもので、ク
ロック発生回路１にて発生された基準クロックを分周す
る分周回路２と、分周回路２による分周動作を制御して
それぞれ異なった複数周波数およびパルス幅を有するパ
ルス信号を分周回路２から出力自在にする分周制御回路
３と、所定周波数およびパルス幅のパルス信号が出力さ
れるように分周制御回路３の動作を設定する出力パルス
選択回路４とで構成されている。実施例では、分周回路
２は、ダイナミック型シフトレジスタよりなるリングカ
ウンタ（ジ１ンソンカウンタ）にて形成されており、分
周制御回路３は、複数のタイマ一時間生成デート３ａ、
〜３ａｎと、リセット回路３ｂとで形成されており、出
力パルス選択回路４がら入力される選択信号にて選択さ
れたタイマ一時間生成デート３ｍ、〜３ａｎにて生成さ
れたタイミングで分周回路２のリセットパルスを出力す
るようになっている。したがって、分周回路２から出力
されるパルス信号は、クロック発生回路１から出力され
る基準クロックＰｃを計数して任意周期で任意パルス幅
を有するものである。第２図は、具体回路例を示すもの
で、分周回路２は、１８個のＤ−７リツプ７０ツブＦ０
〜Ｆ＋７よりなるシフトレノスタの最終段出力Ｑ ＋ｔ
を初段のデータ端子りにフィードバックして形成された
リングカウンタであり、クロック端子Ｔｅに入力される
基準クロックＰｘにてビットシフトが行なわれるように
なっている。また、出力パルス選択回路４は、インバー
タ回路１１−Ｉ！およびナンド回路ＮＡＮＤ、〜ＮＡＮ
Ｄ、にて形成されて、分周制御回路３は、ノア回路ＮＯ
Ｒ，〜Ｎ ＯＲＩ ２および７リツプ７０ツブＦ！Ｉｔ
Ｆ２２にて形成されており、制御入力端子Ｔ、〜Ｔ、に
入力サレル制御信号Ｖ ｈ、 、 Ｖ ｈ２、Ｖａ。
ロック発生回路１にて発生された基準クロックを分周す
る分周回路２と、分周回路２による分周動作を制御して
それぞれ異なった複数周波数およびパルス幅を有するパ
ルス信号を分周回路２から出力自在にする分周制御回路
３と、所定周波数およびパルス幅のパルス信号が出力さ
れるように分周制御回路３の動作を設定する出力パルス
選択回路４とで構成されている。実施例では、分周回路
２は、ダイナミック型シフトレジスタよりなるリングカ
ウンタ（ジ１ンソンカウンタ）にて形成されており、分
周制御回路３は、複数のタイマ一時間生成デート３ａ、
〜３ａｎと、リセット回路３ｂとで形成されており、出
力パルス選択回路４がら入力される選択信号にて選択さ
れたタイマ一時間生成デート３ｍ、〜３ａｎにて生成さ
れたタイミングで分周回路２のリセットパルスを出力す
るようになっている。したがって、分周回路２から出力
されるパルス信号は、クロック発生回路１から出力され
る基準クロックＰｃを計数して任意周期で任意パルス幅
を有するものである。第２図は、具体回路例を示すもの
で、分周回路２は、１８個のＤ−７リツプ７０ツブＦ０
〜Ｆ＋７よりなるシフトレノスタの最終段出力Ｑ ＋ｔ
を初段のデータ端子りにフィードバックして形成された
リングカウンタであり、クロック端子Ｔｅに入力される
基準クロックＰｘにてビットシフトが行なわれるように
なっている。また、出力パルス選択回路４は、インバー
タ回路１１−Ｉ！およびナンド回路ＮＡＮＤ、〜ＮＡＮ
Ｄ、にて形成されて、分周制御回路３は、ノア回路ＮＯ
Ｒ，〜Ｎ ＯＲＩ ２および７リツプ７０ツブＦ！Ｉｔ
Ｆ２２にて形成されており、制御入力端子Ｔ、〜Ｔ、に
入力サレル制御信号Ｖ ｈ、 、 Ｖ ｈ２、Ｖａ。
Ｖｂ、 Ｖｄ、Ｖｆ、スタート信号Ｖｓおよび基準クロ
ックＰｘに基いてリングカウンタ２のリセット信号Ｐｒ
を発生させるようになっている。また、分周回路２の７
リツプ７０ツブＦ、フの出力Ｑ Ｉｆはアンド回路ＡＮ
Ｄを介して出力され、スタート信号ＶＳおよび制御入力
端子Ｔ７に入力されるエラー信号Ｖｅが”Ｈ″レベルと
きに所定周波数のパルス信号Ｐｏが出力されるようにな
っている。また、クロック発生回路１は、水晶発振回路
Ｏ８Ｃと、インバータ回路■３〜Ｉｓおよびナンド回路
ＮＡＮＤ、、ＮＡＮＤ！よりなるクロックバッフ７回路
とで形成されており、基準クロックＰ Ｘｔ Ｐ ｘを
出力するようになっている。なお、分周回路２の初段出
力Ｑ０．７リツプ７０ツブＦ！□から出力されるオン信
号Ｐｏｎは、外部回路の制御出力（例えば、タイマー回
路のクロック信号あるいはスタート信号）として出力さ
れている。
ックＰｘに基いてリングカウンタ２のリセット信号Ｐｒ
を発生させるようになっている。また、分周回路２の７
リツプ７０ツブＦ、フの出力Ｑ Ｉｆはアンド回路ＡＮ
Ｄを介して出力され、スタート信号ＶＳおよび制御入力
端子Ｔ７に入力されるエラー信号Ｖｅが”Ｈ″レベルと
きに所定周波数のパルス信号Ｐｏが出力されるようにな
っている。また、クロック発生回路１は、水晶発振回路
Ｏ８Ｃと、インバータ回路■３〜Ｉｓおよびナンド回路
ＮＡＮＤ、、ＮＡＮＤ！よりなるクロックバッフ７回路
とで形成されており、基準クロックＰ Ｘｔ Ｐ ｘを
出力するようになっている。なお、分周回路２の初段出
力Ｑ０．７リツプ７０ツブＦ！□から出力されるオン信
号Ｐｏｎは、外部回路の制御出力（例えば、タイマー回
路のクロック信号あるいはスタート信号）として出力さ
れている。
第３図は、本発明に係るパルス発生回路Ａを放電ｆｆ１
６１１回路の点灯パルス発生手段として用いた放電灯点
灯装置を示すものであり、パルス発生回路Ａから出力さ
れるパルス信号Ｐｏによってスイッチング回路１０を制
御して放電灯１１の安定点灯および調光点灯を可能にし
たものである。ここに、始動制御回路１２は、放電灯１
１の予熱回路をタイマー回路にて設定される一定時間だ
け動作させるとともに、この期間にパルス信号Ｐｏの周
波数を適当に変位させる始動制御信号ｖｈ、、ｖｈ２を
出力するようになっており、実施例では、電源投入から
０．４ｓｅｃの間は始動制御信号ｖｈ、をＨ”レベルに
し、次の０．６ｓｅｃの間は始動制御信号ＶＩ＋２を″
Ｈ″ルベルにしてパルス信号Ｐｏの周波数を放電灯１１
の始動状態に応じて最適に設定するようになっている。
６１１回路の点灯パルス発生手段として用いた放電灯点
灯装置を示すものであり、パルス発生回路Ａから出力さ
れるパルス信号Ｐｏによってスイッチング回路１０を制
御して放電灯１１の安定点灯および調光点灯を可能にし
たものである。ここに、始動制御回路１２は、放電灯１
１の予熱回路をタイマー回路にて設定される一定時間だ
け動作させるとともに、この期間にパルス信号Ｐｏの周
波数を適当に変位させる始動制御信号ｖｈ、、ｖｈ２を
出力するようになっており、実施例では、電源投入から
０．４ｓｅｃの間は始動制御信号ｖｈ、をＨ”レベルに
し、次の０．６ｓｅｃの間は始動制御信号ＶＩ＋２を″
Ｈ″ルベルにしてパルス信号Ｐｏの周波数を放電灯１１
の始動状態に応じて最適に設定するようになっている。
また、電源変動検出回路１３は、電源電圧変動を検出し
て電源電圧変動に応じた補正信号Ｖ ａ、 Ｖ ｂを出
力するようになっており、電源電圧が正常範囲の場合に
は、補正信号Ｖ ａｔ Ｖ ｂが（０，０）、電源電圧
が正常範囲よりも高くなった場合には、補正信号Ｖａ、
Ｖｂが（０，１）、電源電圧が正常範囲よりも低くなっ
た場合には、補正信号Ｖ ａｔ Ｖ ｂが（ｉ＊ｏ）に
なり、パルス信号Ｐｏの周期補正（周波数補正）を行っ
て放電灯１１を安定に点灯させるようになっている。ま
た、調光制御回路１４は、ノーマル点灯、調光点灯、フ
ル点灯を、 選択する調光スイッチによって放電灯１
１の明るさを制御する回路であり、フル点灯信号Ｖｆが
”Ｈ・レベルになったり、調光信号ＶｄがＨ”レベルに
なったときにパルス信号Ｐａの周波数をノーマルな周波
数よりも所定方向にずらせて放電灯１１の点灯状態を制
御するようになっている。また、エラー検出回路１５は
、放電灯１１のランプ電圧、ランプ電流などを検出する
ことにより放電灯１１の点灯状態をチェックし、異常点
灯している場合にはエラー信号Ｖｅを”Ｌ”レベルにし
て、可変周波数パルス発生回路Ａからパルス信号Ｐｏを
出力させないようにすることにより、放電灯１１を異常
点灯させないようにしている。
て電源電圧変動に応じた補正信号Ｖ ａ、 Ｖ ｂを出
力するようになっており、電源電圧が正常範囲の場合に
は、補正信号Ｖ ａｔ Ｖ ｂが（０，０）、電源電圧
が正常範囲よりも高くなった場合には、補正信号Ｖａ、
Ｖｂが（０，１）、電源電圧が正常範囲よりも低くなっ
た場合には、補正信号Ｖ ａｔ Ｖ ｂが（ｉ＊ｏ）に
なり、パルス信号Ｐｏの周期補正（周波数補正）を行っ
て放電灯１１を安定に点灯させるようになっている。ま
た、調光制御回路１４は、ノーマル点灯、調光点灯、フ
ル点灯を、 選択する調光スイッチによって放電灯１
１の明るさを制御する回路であり、フル点灯信号Ｖｆが
”Ｈ・レベルになったり、調光信号ＶｄがＨ”レベルに
なったときにパルス信号Ｐａの周波数をノーマルな周波
数よりも所定方向にずらせて放電灯１１の点灯状態を制
御するようになっている。また、エラー検出回路１５は
、放電灯１１のランプ電圧、ランプ電流などを検出する
ことにより放電灯１１の点灯状態をチェックし、異常点
灯している場合にはエラー信号Ｖｅを”Ｌ”レベルにし
て、可変周波数パルス発生回路Ａからパルス信号Ｐｏを
出力させないようにすることにより、放電灯１１を異常
点灯させないようにしている。
以下、実施例の動作について具体的に説明する。
いま、基準クロックＰｘは周波数ｆ０が３．３ＭＨｚ（
周ｊ９Ｊ３０３ｎｓ）のパルス信号であり、１８段のシ
フトレジスタよりなる分周回路２は、この基準クロック
Ｐｘを計数しており、リセットパルスＰｒが入力されな
い場合には、ｆ、７３６の周波数のパルス信号Ｐｏが出
力されるようになっている。ところで、出力パルス選択
回路４には、外部から条件を設定スル補正信号Ｖｈ、、
Ｖｈ２、Ｖａ−Ｖｂ、 Ｖｆ−Ｖｄが入力されており、
出力パルス選択回路４では、この信号をデコードして分
周制御回路３に入力するようになっている０分周制御回
路３では、リセットパルスＰｒの発生タイミングを制御
する周波数制御パルスＰ２７〜Ｐ３４を発生してリセッ
ト回路３ｂを動作させ、周波数制御パルスＰ２１〜Ｐ３
４と、基準クロックＰ×およびオンパルス信号Ｐｏｎと
に基いて形成されるリセットパルスＰｒにて分周回路２
の各７リツプ７０ツブＦ０〜Ｆ ＋ｔをリセットするよ
うになっている。したがって、分周回路２力ラ周波数カ
ｒｏ／ ２７ 、ｆｏ／ ２８ ＋＋＋１１＋、ｆｏ／
３４ ノパルス信号Ｐｏを出力できることになる。第
４図は、上述の動作においで各部の電圧波形を示すタイ
ムチャートであり、周波数制御パルスＰ２．が出力され
、周波数が３．３／２９ＭＨｚのパルス信号Ｐｏが出力
される場合を示している。なお、外部からの設定条件が
ノーマル点灯の場合には、周波数制御パルスＰ２１が出
力されるようになっている。
周ｊ９Ｊ３０３ｎｓ）のパルス信号であり、１８段のシ
フトレジスタよりなる分周回路２は、この基準クロック
Ｐｘを計数しており、リセットパルスＰｒが入力されな
い場合には、ｆ、７３６の周波数のパルス信号Ｐｏが出
力されるようになっている。ところで、出力パルス選択
回路４には、外部から条件を設定スル補正信号Ｖｈ、、
Ｖｈ２、Ｖａ−Ｖｂ、 Ｖｆ−Ｖｄが入力されており、
出力パルス選択回路４では、この信号をデコードして分
周制御回路３に入力するようになっている０分周制御回
路３では、リセットパルスＰｒの発生タイミングを制御
する周波数制御パルスＰ２７〜Ｐ３４を発生してリセッ
ト回路３ｂを動作させ、周波数制御パルスＰ２１〜Ｐ３
４と、基準クロックＰ×およびオンパルス信号Ｐｏｎと
に基いて形成されるリセットパルスＰｒにて分周回路２
の各７リツプ７０ツブＦ０〜Ｆ ＋ｔをリセットするよ
うになっている。したがって、分周回路２力ラ周波数カ
ｒｏ／ ２７ 、ｆｏ／ ２８ ＋＋＋１１＋、ｆｏ／
３４ ノパルス信号Ｐｏを出力できることになる。第
４図は、上述の動作においで各部の電圧波形を示すタイ
ムチャートであり、周波数制御パルスＰ２．が出力され
、周波数が３．３／２９ＭＨｚのパルス信号Ｐｏが出力
される場合を示している。なお、外部からの設定条件が
ノーマル点灯の場合には、周波数制御パルスＰ２１が出
力されるようになっている。
（実施例２）
第５図は他の実施例を示すもので、プリセット型バイナ
リカウンタにて分周回路２゛を形成するとともに、複数
のプリセット値を記憶したテーブルメモリ５およびアド
レスラッチカウンタ６にて分周制御回路３°を形成した
ものである。
リカウンタにて分周回路２゛を形成するとともに、複数
のプリセット値を記憶したテーブルメモリ５およびアド
レスラッチカウンタ６にて分周制御回路３°を形成した
ものである。
いま、分周回路２゛を構成するバイナリカウンタは、自
己のキャリー信号によってバイナリカウンタの各７リツ
ププロツプのプリセット値をロードして、プリセット値
にて決定される周波数およびパルス幅のパルス信号Ｐｏ
を出力するようになっている。したがって、出力パルス
選択回路４°から出力される選択信号によってアドレス
ラッチカウンタ６を適当な値に設定して、所定周波数お
よびパルス幅のパルス信号Ｐａを得るためのプリセット
値をテーブルメモリ５から読み出すようにセットするこ
とにより、所定周波数で所定パルス幅のパルス信号Ｐｏ
が分周回路２゛から出力されることになる。
己のキャリー信号によってバイナリカウンタの各７リツ
ププロツプのプリセット値をロードして、プリセット値
にて決定される周波数およびパルス幅のパルス信号Ｐｏ
を出力するようになっている。したがって、出力パルス
選択回路４°から出力される選択信号によってアドレス
ラッチカウンタ６を適当な値に設定して、所定周波数お
よびパルス幅のパルス信号Ｐａを得るためのプリセット
値をテーブルメモリ５から読み出すようにセットするこ
とにより、所定周波数で所定パルス幅のパルス信号Ｐｏ
が分周回路２゛から出力されることになる。
［発明の効果］
本発明は上述のように、クロック発生回路にて発生され
た基準クロックを分周する分周回路と、分周回路による
分局動作を制御してそれぞれ異なった複数周波数および
パルス幅−を有するパルス信号を分周回路から出力自在
にする分局制御回路と、所定周波数およびパルス幅のパ
ルス信号が出力されるように分周制御回路の動作を設定
する出力パルス選択回路とで構成されたものであり、出
力パルス選択回路の設定を変えることによって、異なっ
−た周波数およびパルス幅の分周パルス信号を容易に得
ることができるという効果がある。
た基準クロックを分周する分周回路と、分周回路による
分局動作を制御してそれぞれ異なった複数周波数および
パルス幅−を有するパルス信号を分周回路から出力自在
にする分局制御回路と、所定周波数およびパルス幅のパ
ルス信号が出力されるように分周制御回路の動作を設定
する出力パルス選択回路とで構成されたものであり、出
力パルス選択回路の設定を変えることによって、異なっ
−た周波数およびパルス幅の分周パルス信号を容易に得
ることができるという効果がある。
第１図は本発明一実施例の、ブロック回路図、第２図は
同上の具体回路図、第３図は本発明に係るパルス発生回
路を用いた放電灯点灯！！置のブロック回路図、第４図
は本発明一実施例の動作説明図、第５図は他の実施例の
ブロック回路図である。 １は、りａツク発生回路、２は分周回路、３゜３°は分
周制御回路、４，４゛は出力パルス選択回路である。 代理人 弁理士 石 １）長 七 第１図 第３図 Ｉ２ Ｐ。
同上の具体回路図、第３図は本発明に係るパルス発生回
路を用いた放電灯点灯！！置のブロック回路図、第４図
は本発明一実施例の動作説明図、第５図は他の実施例の
ブロック回路図である。 １は、りａツク発生回路、２は分周回路、３゜３°は分
周制御回路、４，４゛は出力パルス選択回路である。 代理人 弁理士 石 １）長 七 第１図 第３図 Ｉ２ Ｐ。
Claims (1)
- （１）クロック発生回路にて発生された基準クロックを
分周する分周回路と、分周回路による分周動作を制御し
てそれぞれ異なった複数周波数およびパルス幅を有する
パルス信号を分周回路から出力自在にする分周制御回路
と、所定周波数およびパルス幅のパルス信号が出力され
るように分周制御回路の動作を設定する出力パルス選択
回路とより成るパルス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62129104A JPS63292819A (ja) | 1987-05-26 | 1987-05-26 | パルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62129104A JPS63292819A (ja) | 1987-05-26 | 1987-05-26 | パルス発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63292819A true JPS63292819A (ja) | 1988-11-30 |
Family
ID=15001166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62129104A Pending JPS63292819A (ja) | 1987-05-26 | 1987-05-26 | パルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63292819A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03220814A (ja) * | 1990-01-25 | 1991-09-30 | Nippon Soken Inc | パルス位相差符号化回路 |
| JPH03238913A (ja) * | 1990-02-15 | 1991-10-24 | Nec Corp | 集積回路 |
-
1987
- 1987-05-26 JP JP62129104A patent/JPS63292819A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03220814A (ja) * | 1990-01-25 | 1991-09-30 | Nippon Soken Inc | パルス位相差符号化回路 |
| JPH03238913A (ja) * | 1990-02-15 | 1991-10-24 | Nec Corp | 集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4975692A (en) | Apparatus for driving electroluminescence panel | |
| JP3347729B2 (ja) | 信号波生成装置および位相検出装置 | |
| EP1451955A2 (en) | Method and apparatus for providing multiple spread spectrum clock generator circuits with overlapping output frequencies | |
| US20140035646A1 (en) | Phase Shift Generating Circuit | |
| EP0566398B1 (en) | A digital trimming circuit | |
| JPS63292819A (ja) | パルス発生回路 | |
| JP2003179489A (ja) | 電圧制御発振器の自走周波数の自動調整機能を有する位相ロックループ回路 | |
| US20050275355A1 (en) | Method and system for enhanced dimming resolution in a light ballast through use of multiple control frequencies | |
| JPS6333010A (ja) | 可変周波数パルス発生回路 | |
| JPS63292820A (ja) | パルス発生回路 | |
| JPS62295516A (ja) | 可変周波数パルス発生回路 | |
| JP3129774B2 (ja) | 発光装置 | |
| JPH0869886A (ja) | 調光装置 | |
| JPS5920796Y2 (ja) | 照明自動制御装置 | |
| JP2002043089A (ja) | 複数の冷陰極管を用いたバックライト輝度制御方法および情報処理装置 | |
| JP2625543B2 (ja) | Ａｃ型プラズマディスプレイ装置用輝度調整回路 | |
| JPS6241392B2 (ja) | ||
| CN118155549A (zh) | 一种高精度led显示方法 | |
| JP3119388B2 (ja) | Ｉｃ試験装置 | |
| JP3032699B2 (ja) | 調光装置のトリガ回路 | |
| JP3066724B2 (ja) | 論理緩急回路及び論理緩急回路付き電子機器 | |
| US20210109559A1 (en) | Bandgap voltage generating apparatus and operation method thereof | |
| KR940002111B1 (ko) | 선택 기능을 갖는 클럭 다 분주 회로 | |
| JPH10325888A (ja) | リアルタイムクロック及び時間補正方法 | |
| JPH07129272A (ja) | クロック速度制御回路 |