JPS62295516A - 可変周波数パルス発生回路 - Google Patents
可変周波数パルス発生回路Info
- Publication number
- JPS62295516A JPS62295516A JP13896486A JP13896486A JPS62295516A JP S62295516 A JPS62295516 A JP S62295516A JP 13896486 A JP13896486 A JP 13896486A JP 13896486 A JP13896486 A JP 13896486A JP S62295516 A JPS62295516 A JP S62295516A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse
- frequency
- ring counter
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 6
- 241001504592 Trachurus trachurus Species 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 235000015170 shellfish Nutrition 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
- Pulse Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
［技術分野１
本発明は、基準クロックを計数して任意周期のパルスを
発生する可変周波数パルス発生回路に関するものである
。
発生する可変周波数パルス発生回路に関するものである
。
［背景技術］
従来、基準クロックを計数して任意周期のパルスを発生
するこの種の可変周波数パルス発生回路は、７リツププ
ロツプを用いたリップル型バイナリカウンタよりなる分
周回路にて基準クロックを分周して所望の周波数のパル
スを得るようになっていた。すなわち、第８図に示すよ
うに、所望の周波数よりも高い周波ＷＬｆｏ（例えば、
２１倍）の基準クロックＰｘを発生するクロック発生回
路１と、０段のリップル型バイナリカウンタよりなる分
周回路２ａと、アンド回路、オア回路などの論理回路よ
りなるデート回路２０ａ、２０ｂとで形成されており、
基準クロックＰｘを分周する分周回路２ａの各段の出力
は、 初段出力・・・・・・ｆ、＝ｆ、／２ Ｉｌ１段出カー −ｒ ｍ ＝ ｆ ｏ ／ ２ｎ段出
力・・・・・・ｆｎ＝ｆ、／２ となっており、さらに、髄膜出力と１１段出力の間にあ
る同波数ｆｂ（ｆｍ＜Ｉ’ｂ＜ｆｍ １）を得ようとす
る場合には、デート回路２０Ｉ）に適当な分周段出力を
与えて論理演算させることにより所望の周波数ｆｂを得
ることができるようになっている。しかしながら、この
ような従来例にあっては、各デート回路２０ａ、２０ｂ
においで、レーシングやハザードなどの対策を施す必要
があり、所望の各周波数ｆａ。
するこの種の可変周波数パルス発生回路は、７リツププ
ロツプを用いたリップル型バイナリカウンタよりなる分
周回路にて基準クロックを分周して所望の周波数のパル
スを得るようになっていた。すなわち、第８図に示すよ
うに、所望の周波数よりも高い周波ＷＬｆｏ（例えば、
２１倍）の基準クロックＰｘを発生するクロック発生回
路１と、０段のリップル型バイナリカウンタよりなる分
周回路２ａと、アンド回路、オア回路などの論理回路よ
りなるデート回路２０ａ、２０ｂとで形成されており、
基準クロックＰｘを分周する分周回路２ａの各段の出力
は、 初段出力・・・・・・ｆ、＝ｆ、／２ Ｉｌ１段出カー −ｒ ｍ ＝ ｆ ｏ ／ ２ｎ段出
力・・・・・・ｆｎ＝ｆ、／２ となっており、さらに、髄膜出力と１１段出力の間にあ
る同波数ｆｂ（ｆｍ＜Ｉ’ｂ＜ｆｍ １）を得ようとす
る場合には、デート回路２０Ｉ）に適当な分周段出力を
与えて論理演算させることにより所望の周波数ｆｂを得
ることができるようになっている。しかしながら、この
ような従来例にあっては、各デート回路２０ａ、２０ｂ
においで、レーシングやハザードなどの対策を施す必要
があり、所望の各周波数ｆａ。
ｆｂ・・・・・・にそれぞれ対応して設けられるデート
回路２０ａ、２０ｂの回路構成が複雑になってコストが
高くなるという問題があった。
回路２０ａ、２０ｂの回路構成が複雑になってコストが
高くなるという問題があった。
［発明の目的１
本発明は上記の点に鑑みて為されたものであり、その目
的とするところは、任意周期のパルスを簡単な回路構成
で得ることができる可変周波数パルス発生回路を提供す
ることにある。
的とするところは、任意周期のパルスを簡単な回路構成
で得ることができる可変周波数パルス発生回路を提供す
ることにある。
［発明の開示１
（実施例１）
第１図および第２図は本発明一実施例を示すもので、ダ
イナミック型シフトレジスタよりなるリングカウンタ（
クヨンソンカウンタ）２と、外部から入力される制御信
号Ｖｃにて設定される設定条件に基いて所定のタイミン
グでリングカウンタ２のリセットパルスＰｒを出力する
制御回路３とで構成され、リングカウンタ２にてクロッ
ク発生回路１から出力される基準クロックＰ％を計数し
て任意周期のパルスＰＯを出力するようにしたものであ
る。ここに、実施例にあっては、リングカウンタ２は、
１８個のＤ−７リツプ７０ツブＦ、〜Ｆ １７よりなる
シフトレジスタの最終段出力Ｑ ＋７を初段のデータ端
子りにフィードバックして形成されており、クロック端
子′ｒＣに入力される基準クロックＰｘにてビットシフ
トが行なわれるようになっている。また、制御回路３は
、インバータ回路Ｉ、、Ｉ２、ナンド回路Ｎ Ａ Ｎ
Ｄ ｌ−Ｎ Ａ Ｎ Ｄ ７およびノア回路Ｎ ＯＲ，
〜ＮＯＲ，よりなる周波数制御部４と、ノア回路ＮＯＲ
，、、ＮＯＲ，□および７リツプ７０ツブ回路Ｆ２□Ｆ
２２よりなるリセット制御部５とで形成されており、制
御入力端子Ｔ１〜Ｔ６に入力される制御信号Ｖ ｃ（Ｖ
ｈｌ 、Ｖ ｈ２、Ｖａ。
イナミック型シフトレジスタよりなるリングカウンタ（
クヨンソンカウンタ）２と、外部から入力される制御信
号Ｖｃにて設定される設定条件に基いて所定のタイミン
グでリングカウンタ２のリセットパルスＰｒを出力する
制御回路３とで構成され、リングカウンタ２にてクロッ
ク発生回路１から出力される基準クロックＰ％を計数し
て任意周期のパルスＰＯを出力するようにしたものであ
る。ここに、実施例にあっては、リングカウンタ２は、
１８個のＤ−７リツプ７０ツブＦ、〜Ｆ １７よりなる
シフトレジスタの最終段出力Ｑ ＋７を初段のデータ端
子りにフィードバックして形成されており、クロック端
子′ｒＣに入力される基準クロックＰｘにてビットシフ
トが行なわれるようになっている。また、制御回路３は
、インバータ回路Ｉ、、Ｉ２、ナンド回路Ｎ Ａ Ｎ
Ｄ ｌ−Ｎ Ａ Ｎ Ｄ ７およびノア回路Ｎ ＯＲ，
〜ＮＯＲ，よりなる周波数制御部４と、ノア回路ＮＯＲ
，、、ＮＯＲ，□および７リツプ７０ツブ回路Ｆ２□Ｆ
２２よりなるリセット制御部５とで形成されており、制
御入力端子Ｔ１〜Ｔ６に入力される制御信号Ｖ ｃ（Ｖ
ｈｌ 、Ｖ ｈ２、Ｖａ。
Ｖｂ、 Ｖｄ、Ｖｆ）、スタート信号Ｖ＋＋ｔ−；Ｊ：
Ｉ／基準クロックＰｘに基いてリングカウンタ２のリセ
ット信号Ｐｒを発生させるようになっている。また、リ
ングカウンタ２出力Ｑ ＋７はアンド回路ＡＮＤを介し
て出力され、スタート信号Ｖｓおよび制御入力端子Ｔ７
に入力されるエラー信号Ｖｅが″１４″レベルのと鯵に
所定周波数のパルスＰＯが出力されるようになっている
。また、クロック発生回路１は、水晶発振回路Ｏ８Ｃと
、インバータ回路■、〜Ｉ５およびナンド回路ＮＡＮＤ
８．ＮＡＮＤ、よりなるクロックバッフ７回路とで形成
されており、基準クロックＰに、Ｐｘを出力するように
なっている。なお、リングカウンタ２の初段出力Ｑ、、
７リツプ７０ツブ回路Ｆ２２から出力されるオン信号Ｐ
ｏｎは、外部回路の制御出力（例えば、タイマー回路の
クロック信号あるいはスタート信号）として出力されて
いる。
Ｉ／基準クロックＰｘに基いてリングカウンタ２のリセ
ット信号Ｐｒを発生させるようになっている。また、リ
ングカウンタ２出力Ｑ ＋７はアンド回路ＡＮＤを介し
て出力され、スタート信号Ｖｓおよび制御入力端子Ｔ７
に入力されるエラー信号Ｖｅが″１４″レベルのと鯵に
所定周波数のパルスＰＯが出力されるようになっている
。また、クロック発生回路１は、水晶発振回路Ｏ８Ｃと
、インバータ回路■、〜Ｉ５およびナンド回路ＮＡＮＤ
８．ＮＡＮＤ、よりなるクロックバッフ７回路とで形成
されており、基準クロックＰに、Ｐｘを出力するように
なっている。なお、リングカウンタ２の初段出力Ｑ、、
７リツプ７０ツブ回路Ｆ２２から出力されるオン信号Ｐ
ｏｎは、外部回路の制御出力（例えば、タイマー回路の
クロック信号あるいはスタート信号）として出力されて
いる。
第３図は、本発明に係る可変周波数パルス発生回路Ａを
放電制御回路の点灯パルス発生手段としで用いた放電灯
点灯装置を示すものであが、可変周波数パルス発生回路
Ａから出力されるパルスＰＯによってスイッチング回路
１０を制御して放電灯１１の安定点灯および調光点灯を
可能にしだものである。ここに、始動制御回路１２は、
放電灯１１の予熱回路をタイマー回路にて設定される一
定時間だけ動作させるとともに、この期間にパルスＰｏ
の周波数を過当に変位させる始動制御信号ｖｈ、、ｖｈ
２を出力するようになっており、実施例では、電源投入
から０．４ｓｅｃの間は始動制御信号Ｖｈ１を”Ｈ”レ
ベルにし、次の０．６ｓｅｃの間は始動制御信号Ｖｈ２
をＨ”レベルにしてパルスＰ。
放電制御回路の点灯パルス発生手段としで用いた放電灯
点灯装置を示すものであが、可変周波数パルス発生回路
Ａから出力されるパルスＰＯによってスイッチング回路
１０を制御して放電灯１１の安定点灯および調光点灯を
可能にしだものである。ここに、始動制御回路１２は、
放電灯１１の予熱回路をタイマー回路にて設定される一
定時間だけ動作させるとともに、この期間にパルスＰｏ
の周波数を過当に変位させる始動制御信号ｖｈ、、ｖｈ
２を出力するようになっており、実施例では、電源投入
から０．４ｓｅｃの間は始動制御信号Ｖｈ１を”Ｈ”レ
ベルにし、次の０．６ｓｅｃの間は始動制御信号Ｖｈ２
をＨ”レベルにしてパルスＰ。
の周波数を放電灯１１の始動状態に応じて最適に設定す
るようになっている。また、電源変動検出回路１３は、
電源電圧変動を検出して電源電圧変動に応じた補正信号
Ｖａ、Ｖｂを出力するようになっており、電源電圧が正
常範囲よりも高くなった場合に補正信号ＶａがＨ”にな
り、電源電圧が正常範囲よりも低くなった場合に補正信
号ｖｂがＨ″になり、パルスＰｏの周波数補正を行って
放電灯１１を安定に点灯させるようになっている。また
、調光制御回路１４は、ノーマル点灯、調光点灯、フル
点灯を選択する調光スイッチによって放電灯１１の明る
さを制御する回路であり、フル点灯信号■ｆが”Ｈ”レ
ベルになったり、調光信号Ｖｄが”Ｈ”レベルになった
ときにパルスＰｏの周波数をノーマルな周波数よりも所
定方向にずらせて放電灯１１の点灯状態を制御するよう
になっている。また、エラー検出回路１５は、放電灯１
１のランプ電圧、ランプ電流などを検出することにより
放電灯１１の点灯状態をチェックし、異常点灯している
場合にはエラー信号Ｖｅを”Ｌ″レベルして、可変周波
数パルス発生回路ＡからパルスＰＯを出力させないよう
にすることにより、放電灯１１を異常点灯させないよう
にしている。
るようになっている。また、電源変動検出回路１３は、
電源電圧変動を検出して電源電圧変動に応じた補正信号
Ｖａ、Ｖｂを出力するようになっており、電源電圧が正
常範囲よりも高くなった場合に補正信号ＶａがＨ”にな
り、電源電圧が正常範囲よりも低くなった場合に補正信
号ｖｂがＨ″になり、パルスＰｏの周波数補正を行って
放電灯１１を安定に点灯させるようになっている。また
、調光制御回路１４は、ノーマル点灯、調光点灯、フル
点灯を選択する調光スイッチによって放電灯１１の明る
さを制御する回路であり、フル点灯信号■ｆが”Ｈ”レ
ベルになったり、調光信号Ｖｄが”Ｈ”レベルになった
ときにパルスＰｏの周波数をノーマルな周波数よりも所
定方向にずらせて放電灯１１の点灯状態を制御するよう
になっている。また、エラー検出回路１５は、放電灯１
１のランプ電圧、ランプ電流などを検出することにより
放電灯１１の点灯状態をチェックし、異常点灯している
場合にはエラー信号Ｖｅを”Ｌ″レベルして、可変周波
数パルス発生回路ＡからパルスＰＯを出力させないよう
にすることにより、放電灯１１を異常点灯させないよう
にしている。
以下、実施例の動作についで貝１体的に説明する。
いま、第４図乃至第６図は本発明の動作を示すもので、
基準クロックＰｘは周波数ｆ。が３，３ＭＨｚ（周期３
０３ ｎｓ）のパルス信号であり、１８段のシフトレジ
スタよりなるリングカウンタ２は、この基準クロックＰ
ｘを計数しており、リセットパルスＰｒが入力されない
場合には、ｆ、／３６の周波数のパルスＰｏが出力され
るようになっている。
基準クロックＰｘは周波数ｆ。が３，３ＭＨｚ（周期３
０３ ｎｓ）のパルス信号であり、１８段のシフトレジ
スタよりなるリングカウンタ２は、この基準クロックＰ
ｘを計数しており、リセットパルスＰｒが入力されない
場合には、ｆ、／３６の周波数のパルスＰｏが出力され
るようになっている。
ところで、制御回路３には、外部から条件を設定スル信
号Ｖ ｂ ＋ ｒ Ｖ １１２、ＶａｔＶｂＳＶｆ、Ｖ
ｄが入力されており、制御回路３の周波数制御部４では
、この信号をデコードしてリセットパルスＰｒの発生タ
イミングを制御する周波数制御パルスＰ２．〜Ｐ３、を
発生するようになっている。一方、リセット制御部５で
は、この周波数制御パルスＰ２７〜Ｐ、４と、基準クロ
ック■〕にお上りオンパルスＰｏｎとに基いてリセット
パルスＰｒを発生し、リングカウンタ２を構成するシフ
トレジスタの各７リツプ７０フプ回路Ｆ。−Ｆ１７を設
定条件に基いてリセットし、周波数がｆｏ／ ２７ 、
ｆＯ／ ２ Ｂ・・・・・・、ｆ、／３４のパルスＰｏ
を出力釘る。第４図および第５図は、上述の動作におい
て各部の電圧波形を示すタイムチャートであり、周波数
制御パルスＰ２．が出力され、周波数が３，３／２９Ｍ
ＨｚのパルスＰｏが出力される場合を示している。なお
、外部からの設定条件がノーマル点灯の場合には、周波
数制御パルスＰ２９が出力されるようになっている。
号Ｖ ｂ ＋ ｒ Ｖ １１２、ＶａｔＶｂＳＶｆ、Ｖ
ｄが入力されており、制御回路３の周波数制御部４では
、この信号をデコードしてリセットパルスＰｒの発生タ
イミングを制御する周波数制御パルスＰ２．〜Ｐ３、を
発生するようになっている。一方、リセット制御部５で
は、この周波数制御パルスＰ２７〜Ｐ、４と、基準クロ
ック■〕にお上りオンパルスＰｏｎとに基いてリセット
パルスＰｒを発生し、リングカウンタ２を構成するシフ
トレジスタの各７リツプ７０フプ回路Ｆ。−Ｆ１７を設
定条件に基いてリセットし、周波数がｆｏ／ ２７ 、
ｆＯ／ ２ Ｂ・・・・・・、ｆ、／３４のパルスＰｏ
を出力釘る。第４図および第５図は、上述の動作におい
て各部の電圧波形を示すタイムチャートであり、周波数
制御パルスＰ２．が出力され、周波数が３，３／２９Ｍ
ＨｚのパルスＰｏが出力される場合を示している。なお
、外部からの設定条件がノーマル点灯の場合には、周波
数制御パルスＰ２９が出力されるようになっている。
第６図は、可変周波数パルス発生回路Ａから出力される
周波数が異なったパルスＰｏ、〜Ｐｏ＝を示しており、
図から明らかなように、外部からの設定条件によって周
期Ｔ１〜Ｔ３が変化されるものの、″Ｌ″レベル期間Ｔ
Ｌが一定になっており、放電灯１１の点灯を制御する場
合に最適なパルス信号が得られている。なお、パルスＰ
ｏをインバータにて反転することにより、”Ｈ″レベル
期間一定なパルス信号も容易に得られることは言うまで
もな塾１゜ （実施例２） 第７図は他の実施例を示すもので、リングカウンタ２゛
出力Ｑ、を７リツプ７０ツブ回路Ｆ２３よりなるループ
ビットカウンタ６を介して出力させるようにしたもので
あり、リングカウンタ２゛を構成するシフトレジスタの
段数を少な（（実施例では１／２）してコストを安くす
ることができるようにしたものである。なお、複数のル
ープビットカウンタ６を設ければリングカウンタ２′の
段数をより少なくできることは言うまでもない。
周波数が異なったパルスＰｏ、〜Ｐｏ＝を示しており、
図から明らかなように、外部からの設定条件によって周
期Ｔ１〜Ｔ３が変化されるものの、″Ｌ″レベル期間Ｔ
Ｌが一定になっており、放電灯１１の点灯を制御する場
合に最適なパルス信号が得られている。なお、パルスＰ
ｏをインバータにて反転することにより、”Ｈ″レベル
期間一定なパルス信号も容易に得られることは言うまで
もな塾１゜ （実施例２） 第７図は他の実施例を示すもので、リングカウンタ２゛
出力Ｑ、を７リツプ７０ツブ回路Ｆ２３よりなるループ
ビットカウンタ６を介して出力させるようにしたもので
あり、リングカウンタ２゛を構成するシフトレジスタの
段数を少な（（実施例では１／２）してコストを安くす
ることができるようにしたものである。なお、複数のル
ープビットカウンタ６を設ければリングカウンタ２′の
段数をより少なくできることは言うまでもない。
［発明の効果］
本発明は上述のように、ダイナミック型シフト−８＝
レジスタよりなるリングカウンタと、外部から入力され
る設定条件に基いて所定のタイミングでシフトレジスタ
のリセットパルスを出方する制御回路とで構成され、リ
ングカウンタにて基準クロックを計数して任意周期のパ
ルスを出力するようにしたものであり、リングカウンタ
を用いているので、リセットパルスを発生する制御回路
を簡単な回路構成で実現でか、従来例のように複雑なデ
ート回路を必要としないので、任意周期のパルスを簡単
な回路ＭＩｔ成で得ることができるという効果がある。
る設定条件に基いて所定のタイミングでシフトレジスタ
のリセットパルスを出方する制御回路とで構成され、リ
ングカウンタにて基準クロックを計数して任意周期のパ
ルスを出力するようにしたものであり、リングカウンタ
を用いているので、リセットパルスを発生する制御回路
を簡単な回路構成で実現でか、従来例のように複雑なデ
ート回路を必要としないので、任意周期のパルスを簡単
な回路ＭＩｔ成で得ることができるという効果がある。
第１図は本発明一実施例のブロック回路図、第２図は同
上の置体回路図、＃Ｓ３図は本発明に係る可変周波数パ
ルス発生回路を用いた放電灯点灯装置のブロック回路図
、第４図乃至第６図は本発明一実施例の動作説明図、第
７図は他の実施例の回路図、第８図は従来例のブロック
回路図である。 １はクロック発生回路、２，２゛はリングカウンタ、３
は制御回路、６はループビットカウンタである。 代理人 弁理士 石 １）艮 七 第１図 手続有１）止宿：（自発） 昭和６１年９り！日 １、事件の表示 昭和６１年特許願１１３８９６４号 ２、発明の名称 可変周波数パルス発生回路 ３、補正をする者 事件との関係 特許出願人 住 所 大阪府門真市大字門真１０４８番地名称（５８
３）松下電工株式会社 代表者 藤 井 自 失 ４、代理人 郵便番号 ５３０ ５、補正命令の日イ・１ 自 発 １）本願明細書第６頁１３行目乃至１６行目の全文を削
除し、以下の文を挿入致します。 「ており、電源電圧が正常範囲の場合にはＶａ。
上の置体回路図、＃Ｓ３図は本発明に係る可変周波数パ
ルス発生回路を用いた放電灯点灯装置のブロック回路図
、第４図乃至第６図は本発明一実施例の動作説明図、第
７図は他の実施例の回路図、第８図は従来例のブロック
回路図である。 １はクロック発生回路、２，２゛はリングカウンタ、３
は制御回路、６はループビットカウンタである。 代理人 弁理士 石 １）艮 七 第１図 手続有１）止宿：（自発） 昭和６１年９り！日 １、事件の表示 昭和６１年特許願１１３８９６４号 ２、発明の名称 可変周波数パルス発生回路 ３、補正をする者 事件との関係 特許出願人 住 所 大阪府門真市大字門真１０４８番地名称（５８
３）松下電工株式会社 代表者 藤 井 自 失 ４、代理人 郵便番号 ５３０ ５、補正命令の日イ・１ 自 発 １）本願明細書第６頁１３行目乃至１６行目の全文を削
除し、以下の文を挿入致します。 「ており、電源電圧が正常範囲の場合にはＶａ。
Claims (2)
- （１）ダイナミック型シフトレジスタよりなるリングカ
ウンタと、外部から入力される設定条件に基いて所定の
タイミングでシフトレジスタのリセットパルスを出力す
る制御回路とで構成され、リングカウンタにて基準クロ
ックを計数して任意周期のパルスを出力するようにした
ことを特徴とする可変周波数パルス発生回路。 - （２）リングカウンタ出力をループビットカウンタを介
して出力させるようにしたことを特徴とする特許請求の
範囲第１項記載の可変周波数パルス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13896486A JPS62295516A (ja) | 1986-06-14 | 1986-06-14 | 可変周波数パルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13896486A JPS62295516A (ja) | 1986-06-14 | 1986-06-14 | 可変周波数パルス発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62295516A true JPS62295516A (ja) | 1987-12-22 |
Family
ID=15234294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13896486A Pending JPS62295516A (ja) | 1986-06-14 | 1986-06-14 | 可変周波数パルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62295516A (ja) |
-
1986
- 1986-06-14 JP JP13896486A patent/JPS62295516A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6285226B1 (en) | Duty cycle correction circuit and method | |
| KR950022077A (ko) | 클럭 발생기와 이러한 클럭 발생기에 사용하기 위한 위상 비교기 | |
| JP3347729B2 (ja) | 信号波生成装置および位相検出装置 | |
| US3745380A (en) | Apparatus for controlling clock pulses | |
| US20140035646A1 (en) | Phase Shift Generating Circuit | |
| JPH06112813A (ja) | クロック発生回路 | |
| JP2004288159A (ja) | 乱数発生器 | |
| US5079440A (en) | Apparatus for generating computer clock pulses | |
| KR19990083557A (ko) | 체배회로 | |
| EP0566398B1 (en) | A digital trimming circuit | |
| KR930000965B1 (ko) | 프로그래머블 구형파 발생기 | |
| JPS62295516A (ja) | 可変周波数パルス発生回路 | |
| JP3523362B2 (ja) | クロック回路及びこれを用いたプロセッサ | |
| JPS63292819A (ja) | パルス発生回路 | |
| JP3107164B2 (ja) | パルス幅変調回路 | |
| JP3284317B2 (ja) | パルス幅変調装置 | |
| DE69636226D1 (de) | Taktsignalgenerator | |
| JP3342044B2 (ja) | パルス発生回路 | |
| JPS63292820A (ja) | パルス発生回路 | |
| KR940002111B1 (ko) | 선택 기능을 갖는 클럭 다 분주 회로 | |
| KR100238208B1 (ko) | 동기식 직렬 입출력 회로 | |
| JPH05315898A (ja) | トリガ同期回路 | |
| KR930005476Y1 (ko) | 프로그래머블 펄스 발생회로 | |
| JPH07129272A (ja) | クロック速度制御回路 | |
| JP3032699B2 (ja) | 調光装置のトリガ回路 |