JPS63290063A

JPS63290063A - 密着型イメ−ジスキャナ

Info

Publication number: JPS63290063A
Application number: JP62123692A
Authority: JP
Inventors: Toru Kitagawa; 亨北川; Shunji Sakai; 俊二坂井; Kunikazu Suzuki; 邦和鈴木; Naohiro Watanabe; 尚洋渡辺
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1987-05-22
Filing date: 1987-05-22
Publication date: 1988-11-28
Anticipated expiration: 2009-08-03
Also published as: JPH0659075B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、密着型イメージスキャナに係り、特に、その
密着型ＣＣＤイメージセンサの信号処理に関するもので
ある。

（従来の技術）従来、このような分野の技術としては、例えば、大島光
雄著、「イメージセンサの選び方、使い方」、昭和６０
年１月２５日発行１日刊工業新聞社。

４１〜４９頁、１９８〜２００頁に記載されるものがあ
る。

この文献に示されるように、この種の装置は、基本的動
作として、トランスファパルスφ□間にてホトダイオー
ド群に電荷蓄積された受光データは、ホトゲート、トラ
ンスファゲートを通過した後、クロックパルスφにより
ＣＣＤ（Ｃｈａｒｇｅ　ＣｏｕｐｌｅｄＤｅｖｉｃｅ）
アナログレジスタを転送され、プリアンプでリセットパ
ルスφ、にて整形、出力されるものであった。

更に、ＣＣＤイメージセンサの構成として下記の３通り
のものがあった。

第４図から第９図にそれらのブロック図及びタイムチャ
ートを示す。

第４図及び第５図において、１はトランスファパルス（
以下、φ１と記す）の入力端子、Ａはそのφ、の信号線
、２はクロックパルス（以下、φと記す）の入力端子、
Ｂはそのφの信号線、３はリセットパルス（以下、φ、
と記す）の入力端子、Ｃはそのφ８の信号線、Ｄば出力
データの信号線、４はその出力データの出力端子である
。

この図において、ホトダイオード５にて受光されたデー
タはホトゲート６を通過して、トランスファゲート７に
おいて、φ１により時間制約を受け、ＣＣＩ）アナログ
レジスタ８に出力される。つまり、φ↑から次のφア迄
の時間内に受光されたデータのみ、ホトダイオード５に
電荷蓄積され、受光センサ出力と成り得る。これら受光
センサ出力はＣＣＤアナログレジスタ８に各ビット間に
てパラレルに出力される。

更に、ＣＣＤアナログレジスタ８のφにより、シリアル
転送され、プリアンプ９へと出力される。

プリアンプ９においては、φ８によりビット対応のデー
タとしてサンプリングされ、出力端子４から出力される
。この時の出力データは、第５図に示されように、φの
立ち下がりにより出力され、φ、の立ら上がりによりリ
セットされる。

第６図及び第７図はホトダイオード５を奇数列と偶数列
に分離し、各々、ホトゲート６、トランスファゲート７
、ＣＣＤアナログレジスタ８を転送し、出力ゲー目０に
至るものである。各々の受光センサ出力は出力ゲー）１
０にて多重化され、プリアンプ９にてサンプリングされ
る。なお、第６図及び第７図において、２：、２ｔはφ
、？の入力端子、ｆ３：、Ｂｔはそめφ、ｉの信号線で
ある。

データ転送の基本的動作としては、第４図、第５図の説
明と同様である。又、この方式は２にビット前後の、　
ＣＣＤセンサに多く、第４図、第５図の説明によるＣＣ
Ｄセンサに比べ、転送時間を半分にすることが可能なも
のである。

第８図及び第９図は、第６図、第７図同様に受光データ
を奇数列と偶数列に分離したものである。

しかし、この方式においては、出力ゲートを持たず、プ
リアンプ９を独立して持つことにより２出力方弐とし、
第６図、第７図同様に転送時間を早くして、かつ、出力
信号のパルス幅を長くすることを特徴としたものであっ
た。なお、第８図及び第９図において、３：、３ｔはφ
８の入力端子、Ｃ’ｏ、Ｃ，：はそのφ、の信号線、Ｄ
ｏ、Ｄｔは出力データ、４；、４にはその出力データの
出力端子である。

以下、第４図、第５図の方式を単出力方式、第６図、第
７図の方式を多重出力方式、第８図、第９図の方式を複
合出力方式として説明する。

更に、これらのＣＣＤイメージセンサを使用するイメー
ジスキャナとしては、縮小型イメージスキャナと、！Ｗ
型イメージスキャナに大別することができる。縮小型イ
メージスキャナは読取原稿に相対する光源反射量を縮小
光学系レンズを介して微小ホトセルによるＣＣＤイメー
ジセンサにて読み取るものであり、密着型イメージスキ
ャナは縮小光学系を持たず、ホトセル分解能、読取分解
能を各々１対１とするものである。

次に、本発明の対象となる密着型イメージスキャナにつ
いて、第１Ｏ図及び第１１図を参照しながら説明する。

ＬＥＤ光ｒＡ１１は原稿１２をライン状に照射する９原
稿画に応じて、反射された光はセルフォック・レンズ・
アレイ　（ＳＬ＾）１３により結像され、基板１５上に
配設されるＣＣＵＣＣイメージセンサのホトセルにて受
光される。この時のＣＣＤイメージセンサ主走査サイズ
は原稿サイズにより決定され、複数個必要となる。駆動
方法としては、第４図から第９図に示すように、ＣＣ［
ｌイメージセンサのタイプに合わせて決定されるもので
ある。

（発明が解決しようとする問題点）しかしながら、以上述べたＣＣＤイメージセンサを複数
配列する密着型イメージスキャナにおいては、上記した
いずれの駆動方法においても、各々を独立して駆動する
ことは、出力信号の信号処理規模が大きくなり、しかも
、複雑なものとなり、技術的に満足のできるものではな
かった。

本発明は、上記問題点を除去し、簡易にＣＣＤイメージ
センサのクロックをコントロールすることにより、信号
処理規模が縮小され、簡略化された密着型イメージスキ
ャナを提供することを目的とするものである。

（問題点を解決するための手段）本発明は、上記問題点を解決するために、複数個のＣＣ
Ｄイメージセンサを列状に配設する密着型のイメージス
キャナにおいて、個々のＣＣＤイメージセンサに対し、
少なくとも１つのクロック制御信号を個別に制御するタ
イミング制御手段と、前記個々のＣＣＤイメージセンサ
の出力信号を増幅するセンサ増幅器と、そのセンサ増幅
器からの出力をアナログ的に結きする結合回路を設ける
ようにしたものである。

（作用）本発明によれば、上記したように、密着型イメージスキ
ャナにおいて、複数のＣＣＤイメージセンサのクロック
パルスφを個々に制御することにより、それらの出力デ
ータが重なり合うことなく結合するができる。従って、
Ａ／Ｄコンバータ等のデータ処理においても、ＣＣＤイ
メージセンサ単体の動作と同じく処理することできる。

（実施例）以下、本発明の実施例について図面を参照しながら詳細
に説明する。

第１図は本発明の実施例を示す密着型イメージスキャナ
のブロック図である。

この凹において、シーケンサ１９はカウンタ１９ａ、Ｒ
ＯＭ　（Ｒｅａｄ　０ｎｌｙ　Ｍｅｍｏｒｙ）１９　ｂ
　、ラッチ回路１９ｃ、パルス整形回路１９ｄなどから
なり、そのシーケンサ１９には外部より、入力端子２１
．信号線Ｅを介してクロックパルスφと、入力端子２０
．信号線Ｑを介してスタートパルスφ、が入力され、シ
ーケンサ１９の出力側には、複数個のＣＣＤイメージセ
ンサ１４−１〜１４−４　（本実施例では５１２ｂｉｔ
ｓＸ　４個）に共通に信号線Ｆを介してφ、及び信号線
Ｋを介してφ詭が出力される。また、クロックパルスψ
１〜φ４は信号線Ｃ−Ｊを介して、各々ＣＣＤイメージ
センサ１４−５〜１４−４に個別に接続され、ＣＣＤイ
メージセンサ１４−２〜１４−４の出力はセンサアンプ
１６−１〜１６−４へと接続される。このセンサアンプ
の出力は信号線Ｌ〜δを介して結合回路１７に接続され
、この結合回路１７にて単出力化され、その出力は信号
線Ｐを介して、Ａ／Ｄコンバータ１８に送られて、Ａ／
Ｄコンバータ１８によってディジタル化されるものであ
る。

そこで、まず、外部よりシーケンサ１９に整列したクロ
ックパルスφとスタートパルスφ、を与えると、シーケ
ンサ１９はφ丁を発生する。このφ１のパルス繰り返し
時間はＣＣＤイメージセンサ１４−１〜１４−４のホト
セルの電荷蓄積時間及びｌライン主走査時間となるもの
であり、外部からのスタートパルスに対応して出力され
る。

ホトセルに電荷蓄積された受光データは、まず、φ１及
びφ穐によりデータ転送及びサンプリングされ、センサ
アンプ１６−１により増幅した後、結合回路１７を経て
Ａ／Ｄコンバータ１８に入力される。

これらの動作は、φ１〜φ４のクロックパルスを所定の
タイミング或いは所定の数で順次送出することにより、
結合回路１７の出力にて受光データ出力が重なり合うこ
となく整列され、単出力信号となってＡ／Ｄコンバータ
１８の入力信号となる。

この時の結合回路１７は、第２図（ａ）〜（ｃ）に示す
ように、いずれの回路構成をとっても）３号出力として
満足の行くものであった。つまり、第２図（ａ）に示す
ように、センサアンプの出力を増幅器４１の負入力端子
に接続したり、第２図（ｂ）に示すように、センサアン
プの出力を各々ダイオード４２のアノード側に接続した
り、第２図（ｃ）に示すように、センサアンプの出力を
各々ＮＰＮ　　）ランジスタ４３のヘースに接続し、そ
のトランジスタ４３のエミッタ側から出力信号を取り出
すように構成することができる。又、シーケンサ１９に
おける出力は後述するタイミングパルスを提供する。

次に、この密着型イメージスキャナの動作を第３図のタ
イムチャートを用いて説明する。

なお、この実施例においては、嘔出力方式（前記第４図
、第５図参照）のＣＣＤイメージセンサを４個用いた場
合について説明する。

φｔ　２２からφｔ　２３における時間【において蓄積
された受光データは、まず、１番目のＣＣＤイメージセ
ンサ１４−１において送出される。

本来、φｔ　２３のパルス発生後、入力されたφ。

の先頭パルス２５によりデータ出力されるものであルカ
、この実施例においては、ＣＣＩＩＣＣＤイメージセン
サ１４１４−４にダミービットを１ｂｉｔ必要とするた
め、データ出力２Ｂとして２番目のパルス２６の立ち下
がりから、φ１の立ち上がりにおいて出力されれる。更
に、１番目のＣＣＤイメージセンサ１４−１においてデ
ータ出力が；噴火繰り返され、（実施例では５１２ｂｉ
ｔｓ／　ＩＣＩＩＩＰ）先頭パルスより数えて５１３番
目のパルス２７の立ち下がりからφ、の立ち上がりにお
いて５１２番目のデータ、つまり、１番目のＣＣＤイメ
ージセンサの最終データが出力されるものである。

次に、２番目のＣＣＤイメージセンサ１４−２において
、データ出力が行われる。この時、φよの先頭パルス３
０を１番目のＣＣＤイメージセンサ１４−１の最終パル
ス２７と同じタイミング（ダミービットが１ｂｉｔある
ため）とすることにより、２番目のＣＣＤイメージセン
サ１４−２の先頭データ３１は、１番目のＣＣＤイメー
ジセンサ１４−１の最終データ２９に連続して出力され
る。

これらの動作を繰り返すことにより、（本実施例では４
回）最終テーク３２以後に１ラインの操作を終了するも
のである。更に、結合回路１７により、出力データを結
合させると１３号線Ｐに図示のような出ノｊを得ること
ができる。この時の出力の先頭データ３３から最終デー
タ３４においては、規則的な連続動作となり、Ａ／Ｄコ
ンバータの入力信号としてサンプリングが簡単なものと
なり、信号処理が単純化される。

又、実施例においては、ＣＣＤイメージセンサとして４
個の例を述べたが、その数はいくつであっても同様な効
果を奏することができる。更に、多重出力方式（第６図
、第７図参照）及び複合出力方式（第８図、第９図参照
）のＣＣＤイメージセンサを使用しても、本方式が容易
に実現できることは明らかである。

なお、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。

（発明の効果）以上、詳細に説明したように、本発明によれば、密着型
イメージスキャナにおいて、複数のＣＣＤイメージセン
サのクロックパルスを個々に制御することにより、それ
らの出力データが重なり合うことなく結合することがで
き、Ａ／Ｄコン八−ジータデータ処理においても、ＣＣ
Ｄイメージセンサ単体の動作と同じ々処理することが可
能である。

従って、以下のような利点を有する。

（１）時間的なムダがない。

（２）クロックを直接制御して個々のＣＣＤイメージセ
ンサの動作を行っているため、単純なアナログ信号の加
算によってＳ／Ｎの高い１木化したアナログ信号が得ら
れる。

（３）多数のＣＣＤイメージセンサをあたかも１つのＣ
ＣＤイメージセンサのように動作させることができるた
め、ディジタル化及びディジタル化した後の信号処理の
単純化を図ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す密着型イメージスキャ
ナのブロック図、第２図（ａ）〜（ｃ）はその密着型イ
メージスキャナの結合回路の構成図、第３図は第１図に
示される密着型イメージスキャナの動作タイムチャート
、第４図は従来の第１のＣＣＤイメージセンサのブロッ
ク図、第５図は第４図に示されるイメージセンサの動作
タイムチャート、第６図は従来の第２のＣＣＤイメージ
センサのブロック図、第７図は第６図に示されるイメー
ジセンサの動作タイムチャート、第８図は従来の第３の
ＣＣＤイメージセンサのブロック図、第９図は第８間に
示されるイメージセンサの動作タイムチャート、第１Ｏ
図は本発明の対象となる密着型イメージスキャナユニッ
トの断面図、第１１図は本発明の対象となるＣＣＤイメ
ージセンサの平面図である。１４−１〜１４−４・・・ＣＣＤイメージセンサ、１６
−１〜１６−４・・・センサアンプ、１７・・・結合回
路、１８・・・Ａ／Ｄコンバータ、１９・・・シーケン
サ、２０・・・スタートパルスφＳ入力端子、２１・・
・クロックバルスφ入力端子、ψ・・・クロックパルス
（シーケンサへ入力）、φ。・・・スタートパルス、φ１〜φ４・・・クロックパル
ス（シーケンサ出力側）、φ７・・・トランスファパル
ス、φ８・・・リセットパルス、Ｅ・・・クロックパル
スφの信号線、Ｑ・・・スタートパルスφ、の信号線、
Ｆ・・・Ｆ・ランスファパルスφ□の信号線、Ｋ・・・
リセットパルスφ、の（Ｋ　号ｋＪ’＋　、Ｇ　−Ｊ・
・・クロックパルスφ１〜φ４の信号線、Ｌ〜δ・・・
センサアンプ出力信号線、Ｐ・・・結合回路出力信号線
。特許出願人　沖電気工業株式会社代　理　人　　弁理士　清　　水　　　９第１図第２図第６図第５図 ′！５６ＲｉＫＱ技ｂＣＣＤ４ｊ−＞’ｔ’＞９／ｌ’
１ｆＪ４Ｆ７４１−’）’ｖ士第７図

Claims

【特許請求の範囲】複数個のＣＣＤイメージセンサを列状に配設する密着型
のイメージスキャナにおいて、（ａ）個々のＣＣＤイメージセンサに対し、少なくとも
１つのクロック制御信号を個別に制御するタイミング制
御手段と、（ｂ）前記個々のＣＣＤイメージセンサの出力信号を増
幅するセンサ増幅器と、（ｃ）該センサ増幅器からの出力をアナログ的に結合す
る結合回路を設けたことを特徴とする密着型イメージス
キャナ。