JPH0659076B2 - 密着型イメ−ジスキャナ - Google Patents
密着型イメ−ジスキャナInfo
- Publication number
- JPH0659076B2 JPH0659076B2 JP62123694A JP12369487A JPH0659076B2 JP H0659076 B2 JPH0659076 B2 JP H0659076B2 JP 62123694 A JP62123694 A JP 62123694A JP 12369487 A JP12369487 A JP 12369487A JP H0659076 B2 JPH0659076 B2 JP H0659076B2
- Authority
- JP
- Japan
- Prior art keywords
- ccd image
- output
- pulse
- image sensors
- image sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Facsimile Scanning Arrangements (AREA)
- Facsimile Heads (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、密着型イメージスキャナに係り、特に、その
ＣＣＤイメージセンサの信号処理に関するものである。
ＣＣＤイメージセンサの信号処理に関するものである。
（従来の技術） 従来、このような分野の技術としては、例えば、大島光
雄著、「イメージセンサの選び方、使い方」、昭和６０
年１月２５日発行，日刊工業新聞社，４１〜４９頁，１
９８〜２００頁に記載されるものがある。
雄著、「イメージセンサの選び方、使い方」、昭和６０
年１月２５日発行，日刊工業新聞社，４１〜４９頁，１
９８〜２００頁に記載されるものがある。
この文献に示される装置は、基本的動作として、トラン
スファパルスφＴ間にてホトダイオード群に電荷蓄積さ
れた受光データは、ホトゲート、トランスファゲートを
通過した後、クロックパルスφにより、ＣＣＤ（Ｃｈａ
ｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）アナログレジ
スタを転送され、プリアンプでリセットパルスφＲにて
整形、出力されるものであった。
スファパルスφＴ間にてホトダイオード群に電荷蓄積さ
れた受光データは、ホトゲート、トランスファゲートを
通過した後、クロックパルスφにより、ＣＣＤ（Ｃｈａ
ｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）アナログレジ
スタを転送され、プリアンプでリセットパルスφＲにて
整形、出力されるものであった。
更に、ＣＣＤイメージセンサの構成として下記の３通り
のものがあった。
のものがあった。
第５図から第１０図にそれらのブロック図及びタイムチ
ャートを示す。
ャートを示す。
第５図及び第６図において、１はトランスファパルス
（以下、φＴと記す）の入力端子、ＡはそのφＴの信号
線、２はクロックパルス（以下、φと記す）の入力端
子、Ｂはそのφの信号線、３はリセットパルス（以下、
φＲと記す）の入力端子、ＣはそのφＲの信号線、Ｄは
出力データの信号線、４はその出力データの出力端子で
ある。
（以下、φＴと記す）の入力端子、ＡはそのφＴの信号
線、２はクロックパルス（以下、φと記す）の入力端
子、Ｂはそのφの信号線、３はリセットパルス（以下、
φＲと記す）の入力端子、ＣはそのφＲの信号線、Ｄは
出力データの信号線、４はその出力データの出力端子で
ある。
第５図において、ホトダイオード５にて受光されたデー
タは、ホトゲート６を通過して、トランスファゲート７
において、φＴにより時間制約を受け、ＣＣＤアナログ
レジスタ８に出力される。つまり、φＴから次のφＴ迄
の時間内に受光されたデータのみ、ホトダイオード５に
電荷蓄積され、受光センサ出力と成り得る。これら受光
センサ出力はＣＣＤアナログレジスタ８に各ビット間に
てパラレルに出力される。
タは、ホトゲート６を通過して、トランスファゲート７
において、φＴにより時間制約を受け、ＣＣＤアナログ
レジスタ８に出力される。つまり、φＴから次のφＴ迄
の時間内に受光されたデータのみ、ホトダイオード５に
電荷蓄積され、受光センサ出力と成り得る。これら受光
センサ出力はＣＣＤアナログレジスタ８に各ビット間に
てパラレルに出力される。
更に、ＣＣＤアナログレジスタ８のφにより、シリアル
転送され、プリアンプ９へと出力される。プリアンプ９
においては、φＲによりビット対応のデータとしてサン
プリングされ、出力端子４から出力される。この時の出
力データは、第５図に示されるように、φの立ち下がり
により出力され、φＲの立ち上がりによりリセットされ
る。
転送され、プリアンプ９へと出力される。プリアンプ９
においては、φＲによりビット対応のデータとしてサン
プリングされ、出力端子４から出力される。この時の出
力データは、第５図に示されるように、φの立ち下がり
により出力され、φＲの立ち上がりによりリセットされ
る。
第７図及び第８図はホトダイオード５を奇数列と偶数列
に分離し、各々、ホトゲート６、トランスファゲート
７、ＣＣＤアナログレジスタ８を転送し、出力ゲート１
０に至るものである。各々の受光センサ出力は出力ゲー
ト１０にて多重化され、プリアンプ９にてサンプリング
される。なお、第７図及び第８図において、２ ，2Eは
φ，の入力端子、Ｂ ，ＢＥはそのφ，の信号線で
ある。
に分離し、各々、ホトゲート６、トランスファゲート
７、ＣＣＤアナログレジスタ８を転送し、出力ゲート１
０に至るものである。各々の受光センサ出力は出力ゲー
ト１０にて多重化され、プリアンプ９にてサンプリング
される。なお、第７図及び第８図において、２ ，2Eは
φ，の入力端子、Ｂ ，ＢＥはそのφ，の信号線で
ある。
データ転送の基本的動作としては、第５図、第６図の説
明と同様である。又、この方式は２Ｋビット前後のＣＤ
Ｄセンサに多く、第５図、第６図の説明によるＣＣＤセ
ンサに比べ、転送時間を半分にすることが可能なもので
ある。
明と同様である。又、この方式は２Ｋビット前後のＣＤ
Ｄセンサに多く、第５図、第６図の説明によるＣＣＤセ
ンサに比べ、転送時間を半分にすることが可能なもので
ある。
第９図及び第１０図は、第７図、第８図同様に受光デー
タを奇数列と偶数列に分離したものである。しかし、こ
の方式においては、出力データを持たず、プリアンプ９
を独立して持つことにより、２出力方式とし、第７図、
第８図同様に転送時間を早くして、かつ、出力信号のパ
ルス幅を長くすることを特徴としたものであった。な
お、第９図及び第１０図において、３ ，3EはφＲの入
力端子、Ｃ ，CEはそのφＲの信号線、Ｄ ，DEは出力
データ、４ ，4Eはその出力データの出力端子である。
タを奇数列と偶数列に分離したものである。しかし、こ
の方式においては、出力データを持たず、プリアンプ９
を独立して持つことにより、２出力方式とし、第７図、
第８図同様に転送時間を早くして、かつ、出力信号のパ
ルス幅を長くすることを特徴としたものであった。な
お、第９図及び第１０図において、３ ，3EはφＲの入
力端子、Ｃ ，CEはそのφＲの信号線、Ｄ ，DEは出力
データ、４ ，4Eはその出力データの出力端子である。
以下、第５図、第６図の方式を単出力方式、第７図、第
８図の方式を多重出力方式、第９図、第１０図の方式を
複合出力方式として説明する。
８図の方式を多重出力方式、第９図、第１０図の方式を
複合出力方式として説明する。
更に、これらのＣＣＤイメージセンサを使用するイメー
ジスキャナとしては、縮小型イメージスキャナと、密着
型イメージスキャナに大別することができる。縮小型イ
メージスキャナは、読取原稿に相対する光源反射量を、
縮小光学系レンズを介して微小ホトセルによりＣＣＤイ
メージセンサにて読み取るものであり、密着型イメージ
スキャナは縮小光学系を持たず、ホトセル分解能、読取
分解能を各々１対１とするものである。
ジスキャナとしては、縮小型イメージスキャナと、密着
型イメージスキャナに大別することができる。縮小型イ
メージスキャナは、読取原稿に相対する光源反射量を、
縮小光学系レンズを介して微小ホトセルによりＣＣＤイ
メージセンサにて読み取るものであり、密着型イメージ
スキャナは縮小光学系を持たず、ホトセル分解能、読取
分解能を各々１対１とするものである。
次に、本発明の対象となる密着型イメージスキャナにつ
いて、第１１図及び第１２図を参照しながら説明する。
いて、第１１図及び第１２図を参照しながら説明する。
ＬＥＤ光源１１は原稿１２をライン状に照射する。原稿
画に応じて、反射された光はセルフォック・レンズ・ア
レイ（ＳＬＡ）１３により結像され、基板１５上に配設
されるＣＣＤイメージセンサ１４のホトセルにて受光さ
れる。この時のＣＣＤイメージセンサ主走査サイズは原
稿サイズにより決定され、複数個必要となる。駆動方法
としては、第５図から第１０図に示すように、ＣＣＤイ
メージセンサのタイプに合わせて決定されるものであ
る。
画に応じて、反射された光はセルフォック・レンズ・ア
レイ（ＳＬＡ）１３により結像され、基板１５上に配設
されるＣＣＤイメージセンサ１４のホトセルにて受光さ
れる。この時のＣＣＤイメージセンサ主走査サイズは原
稿サイズにより決定され、複数個必要となる。駆動方法
としては、第５図から第１０図に示すように、ＣＣＤイ
メージセンサのタイプに合わせて決定されるものであ
る。
（発明が解決しようとする問題点） しかしながら、以上述べたＣＣＤイメージセンサをライ
ン状に複数個配列する密着型イメージスキャナにおいて
は、上記したいずれの駆動方法においても、各々のＣＣ
Ｄイメージセンサを独立して駆動することは、出力信号
の信号処理規模が大きくなり、かつ、複雑であり、しか
も操作時間の遅いものとなり、技術的に満足できるもの
ではなかった。
ン状に複数個配列する密着型イメージスキャナにおいて
は、上記したいずれの駆動方法においても、各々のＣＣ
Ｄイメージセンサを独立して駆動することは、出力信号
の信号処理規模が大きくなり、かつ、複雑であり、しか
も操作時間の遅いものとなり、技術的に満足できるもの
ではなかった。
本発明は、上記問題点を除去し、ＣＣＤイメージセンサ
のクロックを所定のタイミングにより制御することによ
り、信号処理の規模を低減し、かつ、回路構成を簡略化
し、しかも、操作時間の早い密着型イメージスキャナを
提供することを目的とするものである。
のクロックを所定のタイミングにより制御することによ
り、信号処理の規模を低減し、かつ、回路構成を簡略化
し、しかも、操作時間の早い密着型イメージスキャナを
提供することを目的とするものである。
（問題点を解決するための手段） 本発明は、上記問題点を解決するために、複数個のＣＣ
Ｄイメージセンサを一列に配設する密着型のイメージス
キャナにおいて、（ａ）クロックパルスφとスタートパ
ルスφＳが入力され、前記スタートパルスφＳに同期す
るとともに、その繰り返し時間がホトセルの電荷蓄積時
間及び１ライン主走査時間となるトランスファパルスφ
Ｔ、及びリセットパルスφＲを複数個のＣＣＤイメージ
センサに共通に送出するとともに、前記複数個のＣＣＤ
イメージセンサに個別に出力されるクロックパルスφ１
〜φ４をそれぞれ送出することにより、ｎ（ｎは１以上
の自然数）番目のイメージセンサに対する最終データに
同期して、（ｎ＋１）番目のイメージセンサに対する先
頭パルスを出力するシーケンサと、（ｂ）前記個々のＣ
ＣＤイメージセンサの出力をコンデンサで結合し、その
負荷側に基準電位に接続される抵抗を設けてアナログ加
算する手段と、（ｃ）前記アナログ加算された出力信号
を増幅する、少なくともＣＣＤイメージセンサの数より
も少ない増幅器とを設けるようにしたものである。
Ｄイメージセンサを一列に配設する密着型のイメージス
キャナにおいて、（ａ）クロックパルスφとスタートパ
ルスφＳが入力され、前記スタートパルスφＳに同期す
るとともに、その繰り返し時間がホトセルの電荷蓄積時
間及び１ライン主走査時間となるトランスファパルスφ
Ｔ、及びリセットパルスφＲを複数個のＣＣＤイメージ
センサに共通に送出するとともに、前記複数個のＣＣＤ
イメージセンサに個別に出力されるクロックパルスφ１
〜φ４をそれぞれ送出することにより、ｎ（ｎは１以上
の自然数）番目のイメージセンサに対する最終データに
同期して、（ｎ＋１）番目のイメージセンサに対する先
頭パルスを出力するシーケンサと、（ｂ）前記個々のＣ
ＣＤイメージセンサの出力をコンデンサで結合し、その
負荷側に基準電位に接続される抵抗を設けてアナログ加
算する手段と、（ｃ）前記アナログ加算された出力信号
を増幅する、少なくともＣＣＤイメージセンサの数より
も少ない増幅器とを設けるようにしたものである。
（作用） 本発明によれば、上記のように、密着型イメージスキャ
ナにおいて、複数個のＣＣＤイメージセンサのクロック
パルスを個々に駆動することにより、それら個々のＣＣ
Ｄイメージセンサの出力データがコンデンサカップリン
グによるアナログ加算器において、重複することなく、
かつ、時間的ロスを少なくして、結合することができ
る。
ナにおいて、複数個のＣＣＤイメージセンサのクロック
パルスを個々に駆動することにより、それら個々のＣＣ
Ｄイメージセンサの出力データがコンデンサカップリン
グによるアナログ加算器において、重複することなく、
かつ、時間的ロスを少なくして、結合することができ
る。
また、電荷蓄積のタイミングが各ＣＣＤイメージセンサ
において共通のものであるため、副走査方向での位置ず
れが起こらない。
において共通のものであるため、副走査方向での位置ず
れが起こらない。
更に、シーケンサがクロックパルスを直接制御して、個
々のＣＣＤイメージセンサの動作を行うため、単純なア
ナログ信号の加算により、Ｓ／Ｎの高いアナログ信号を
得ることができる。
々のＣＣＤイメージセンサの動作を行うため、単純なア
ナログ信号の加算により、Ｓ／Ｎの高いアナログ信号を
得ることができる。
また、個々のＣＣＤＤイメージセンサの出力データを、
直接アナログ加算することにより、特に、コンデンサに
よるカップリングにより、信号の伝達ロスを減らすと共
に、前記コンデンサにより、複数個のＣＣＤイメージセ
ンサ間のバイアス電位によるバラツキと、前記増幅器に
おける入力バイアスを補償することができる。
直接アナログ加算することにより、特に、コンデンサに
よるカップリングにより、信号の伝達ロスを減らすと共
に、前記コンデンサにより、複数個のＣＣＤイメージセ
ンサ間のバイアス電位によるバラツキと、前記増幅器に
おける入力バイアスを補償することができる。
（実施例） 以下、本発明の実施例について図面を参照しながら詳細
に説明する。
に説明する。
第１図は本発明の一実施例を示す密着型イメージスキャ
ナのブロック図である。
ナのブロック図である。
この図において、シーケンサ１９はカウンタ１９ａ、Ｒ
ＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）１９ｂ、ラ
ッチ回路１９ｃ、パルス整形回路１９ｄなどからなり、
そのシーケンサ１９には外部より、スタートパルス入力
端子２０、信号線Ｆを介して、スタートパルスφＳと、
クロックパルス入力端子２１，信号線Ｅを介してクック
パルスφが入力され、シーケンサ１９の出力側には、複
数個のＣＣＤイメージセンサ14-1〜14-4（本実施例では
５１２ｂｉｔｓ×４個）に共通に、信号線Ｇを介してト
ランスファパルスφＴ及び信号線Ｌを介してリセットパ
ルスφＲが出力される。
ＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）１９ｂ、ラ
ッチ回路１９ｃ、パルス整形回路１９ｄなどからなり、
そのシーケンサ１９には外部より、スタートパルス入力
端子２０、信号線Ｆを介して、スタートパルスφＳと、
クロックパルス入力端子２１，信号線Ｅを介してクック
パルスφが入力され、シーケンサ１９の出力側には、複
数個のＣＣＤイメージセンサ14-1〜14-4（本実施例では
５１２ｂｉｔｓ×４個）に共通に、信号線Ｇを介してト
ランスファパルスφＴ及び信号線Ｌを介してリセットパ
ルスφＲが出力される。
また、クロックパルスφ１〜φ４（図示なし）は信号線
Ｈ〜Ｋを介して、各々ＣＣＤイメージセンサ14-1〜14-4
に個別に接続され、ＣＣＤイメージセンサ14-1〜14-4の
出力は信号線Ｍ，Ｎ，，Ｐを介してアナログ加算器１
６の入力に個々に接続され、これら個々のセンサ出力
は、アナログ加算器１６により単出力化され、その出力
は信号線Ｑを介してセンサアンプ１７の入力信号とな
る。更に、センサアンプ１７の出力は信号線Ｒを介して
Ａ／Ｄコンバータ１８の入力信号となり、Ａ／Ｄコンバ
ータ１８によりディジタル化されるものである。
Ｈ〜Ｋを介して、各々ＣＣＤイメージセンサ14-1〜14-4
に個別に接続され、ＣＣＤイメージセンサ14-1〜14-4の
出力は信号線Ｍ，Ｎ，，Ｐを介してアナログ加算器１
６の入力に個々に接続され、これら個々のセンサ出力
は、アナログ加算器１６により単出力化され、その出力
は信号線Ｑを介してセンサアンプ１７の入力信号とな
る。更に、センサアンプ１７の出力は信号線Ｒを介して
Ａ／Ｄコンバータ１８の入力信号となり、Ａ／Ｄコンバ
ータ１８によりディジタル化されるものである。
そこで、まず、外部より連続したφと、そのφに同期し
たφＳを入力すると、シーケンサ１９はＣＣＤイメージ
センサ14-1〜14-4に対してφＴを発生する。φＴのパル
ス繰り返し時間は、ＣＣＤイメージセンサ14-1〜14-4の
ホトセルの電荷蓄積時間及び１ラインの主走査時間とな
るものであり、外部からのφＳに対応して出力される。
所定の時間により電荷蓄積されたホトセルの受光データ
は、φＴにより前記したＣＣＤアナログレジスタ８にパ
ラレル入力されるため、φＴ以後にφ１〜φ４を与える
ことにより、所定のタイミングあるいは所定の数にて、
受光データをセンサ出力として送出することが可能とな
る。また、この時のセンサ出力のタイミングは、φ１〜
φ４により決定されるため、個々のＣＣＤイメージセン
サのセンサ出力タイミング、あるいは複数個のＣＣＤイ
メージセンサのセンサ出力タイミングを任意に設定する
ことができる。
たφＳを入力すると、シーケンサ１９はＣＣＤイメージ
センサ14-1〜14-4に対してφＴを発生する。φＴのパル
ス繰り返し時間は、ＣＣＤイメージセンサ14-1〜14-4の
ホトセルの電荷蓄積時間及び１ラインの主走査時間とな
るものであり、外部からのφＳに対応して出力される。
所定の時間により電荷蓄積されたホトセルの受光データ
は、φＴにより前記したＣＣＤアナログレジスタ８にパ
ラレル入力されるため、φＴ以後にφ１〜φ４を与える
ことにより、所定のタイミングあるいは所定の数にて、
受光データをセンサ出力として送出することが可能とな
る。また、この時のセンサ出力のタイミングは、φ１〜
φ４により決定されるため、個々のＣＣＤイメージセン
サのセンサ出力タイミング、あるいは複数個のＣＣＤイ
メージセンサのセンサ出力タイミングを任意に設定する
ことができる。
ＣＣＤイメージセンサ14-1〜14-4のセンサ出力は個々に
相対するアナログ加算器１６の入力となる。前記したよ
うにφ１〜φ４を所定のタイミングにて制御することに
より、センサ出力の重複を避けることは容易であり、ア
ナログ加算器１６の回路構成として単純なものと成り得
ることは明らかである。
相対するアナログ加算器１６の入力となる。前記したよ
うにφ１〜φ４を所定のタイミングにて制御することに
より、センサ出力の重複を避けることは容易であり、ア
ナログ加算器１６の回路構成として単純なものと成り得
ることは明らかである。
次に、ここで使用したアナログ加算器１６の回路例を第
２図に示す。
２図に示す。
第２図において、ＣＣＤイメージセンサ14-1〜14-4の各
出力は電流操作型出力としてアナログ加算器１６に入力
されるため、抵抗２２，２３，２４，２５において電圧
変換を行う。更に、これらの電位は微小電位であるた
め、コンデンサ２６，２７，２８，２９、抵抗３０，３
１，３２，３３において、基準バイアス設定を行うこと
は、センサ出力の原形を損なうことなく、各信号群が同
一の基準バイアスを持った信号としてトラジスタ３４，
３５，３６，３７のベース電位となる。
出力は電流操作型出力としてアナログ加算器１６に入力
されるため、抵抗２２，２３，２４，２５において電圧
変換を行う。更に、これらの電位は微小電位であるた
め、コンデンサ２６，２７，２８，２９、抵抗３０，３
１，３２，３３において、基準バイアス設定を行うこと
は、センサ出力の原形を損なうことなく、各信号群が同
一の基準バイアスを持った信号としてトラジスタ３４，
３５，３６，３７のベース電位となる。
各信号群はトランジスタ３４，３５，３６，３７により
エミッタホロワ、つまり、電流増幅され、結合されるこ
とにより、ＣＣＤイメージセンサ14-1〜14-4の出力イン
ピーダンスに影響を及ぼすことなく、単出力化されたセ
ンサ出力信号を信号線Ｑに得ることができる。そのセン
サ出力信号はセンサアンプ１７により増幅され、信号線
Ｒを介して，Ａ／Ｄコンバータ１８の入力信号Ｒとな
り、そのＡ／Ｄコンバータ１８によりディジタル化され
る。特に、このアナログ加算器１６においては、微小エ
ネルギーを取扱うためコンデンサ２６，２７，２８，２
９による容量結合で十分であると共に、ＣＣＤイメージ
センサ14-1〜14-4間のバイアス電位によるバラツキによ
る調整を行う必要もない利点を有する。
エミッタホロワ、つまり、電流増幅され、結合されるこ
とにより、ＣＣＤイメージセンサ14-1〜14-4の出力イン
ピーダンスに影響を及ぼすことなく、単出力化されたセ
ンサ出力信号を信号線Ｑに得ることができる。そのセン
サ出力信号はセンサアンプ１７により増幅され、信号線
Ｒを介して，Ａ／Ｄコンバータ１８の入力信号Ｒとな
り、そのＡ／Ｄコンバータ１８によりディジタル化され
る。特に、このアナログ加算器１６においては、微小エ
ネルギーを取扱うためコンデンサ２６，２７，２８，２
９による容量結合で十分であると共に、ＣＣＤイメージ
センサ14-1〜14-4間のバイアス電位によるバラツキによ
る調整を行う必要もない利点を有する。
また、後述するが、センサアンプ１７における入力バイ
アスを補償することができる。
アスを補償することができる。
この点について、以下、詳細に説明する。
本発明のＣＣＤイメージセンサ14-1〜14-4は、一般に５
ＭHz程度の高速サンプリング速度を得ることが可能であ
り、ビデオ信号出力も５ＭHzとなる。
ＭHz程度の高速サンプリング速度を得ることが可能であ
り、ビデオ信号出力も５ＭHzとなる。
このＣＣＤイメージセンサ14-1〜14-4は、一般に、電流
出力型の出力形態を持つ。このように電流出力型とする
と、例えば、ＣＣＤイメージセンサ14-1〜14-4から抵抗
２２〜２５までの配線長が長くなった時、電圧出力型と
比較してＳ／Ｎの高いものとなる。そして、抵抗２２〜
２５は、前記したビデオ信号を電圧に変換する働きをす
る。
出力型の出力形態を持つ。このように電流出力型とする
と、例えば、ＣＣＤイメージセンサ14-1〜14-4から抵抗
２２〜２５までの配線長が長くなった時、電圧出力型と
比較してＳ／Ｎの高いものとなる。そして、抵抗２２〜
２５は、前記したビデオ信号を電圧に変換する働きをす
る。
ところで、このビデオ信号を増幅する時、ビデオ信号の
バイアス電位をセンサアンプ１７のバイアス電位に移行
する必要があり、コンデンサ２６〜２９は、このビデオ
信号を交流結合（カップリング）して、かつ、抵抗３０
〜３３によりセンサアンプ１７のバイアス電位Ｖｓを与
える働きをする。
バイアス電位をセンサアンプ１７のバイアス電位に移行
する必要があり、コンデンサ２６〜２９は、このビデオ
信号を交流結合（カップリング）して、かつ、抵抗３０
〜３３によりセンサアンプ１７のバイアス電位Ｖｓを与
える働きをする。
このように、本発明のコンデンサ２６〜２９は、簡易に
交流結合が可能であるとともに、例えば、ＣＣＤイメー
ジセンサ14-1〜14-4の出力インピーダンスと、センサア
ンプ１７の入力インピーダンスにおける容量の積分回路
によるビデオ信号の低速化を補償することができる。
交流結合が可能であるとともに、例えば、ＣＣＤイメー
ジセンサ14-1〜14-4の出力インピーダンスと、センサア
ンプ１７の入力インピーダンスにおける容量の積分回路
によるビデオ信号の低速化を補償することができる。
換言すれば、ＣＣＤイメージセンサ14-1〜14-4間のバイ
アス電位によるバラツキ及びセンサアンプ１７における
入力バイアスを補償することができる。
アス電位によるバラツキ及びセンサアンプ１７における
入力バイアスを補償することができる。
次に、この密着型イメージスキャナの動作を、第３図及
び第４図のタイムチャートを参照しながら説明する。
び第４図のタイムチャートを参照しながら説明する。
なお、この実施例においては、単出力方式（前記第４
図、第６図参照）のＣＣＤイメージセンサを４個用いた
場合について説明する。
図、第６図参照）のＣＣＤイメージセンサを４個用いた
場合について説明する。
まず、第３図の第１の実施例においてφＴ１０１からφ
Ｔ１０２における時間ｔにおいて、ＣＣＤイメージセン
サのホトセルに受光データが電荷蓄積される。つまり、
φＴ１０２が発生して、次のφＴが来るまでは、電荷蓄
積時間ｔから成るセンサ出力が信号線Ｍ〜Ｐを介して送
出されるものである。本来、φＴ１０２の入力パルス発
生後、φ１の先頭パルス１０４（ＣＣＤイメージセンサ
14-1〜14-4いずれかにおいても）により、データ出力さ
れるものであるが、この実施例においては、ＣＣＤイメ
ージセンサ14-1〜14-4にダミービットを１個必要とする
ため、先頭データ出力１０５として２番目のパルス１０
６の立ち下がりからφＲの立ち上がりにおいて出力され
る。
Ｔ１０２における時間ｔにおいて、ＣＣＤイメージセン
サのホトセルに受光データが電荷蓄積される。つまり、
φＴ１０２が発生して、次のφＴが来るまでは、電荷蓄
積時間ｔから成るセンサ出力が信号線Ｍ〜Ｐを介して送
出されるものである。本来、φＴ１０２の入力パルス発
生後、φ１の先頭パルス１０４（ＣＣＤイメージセンサ
14-1〜14-4いずれかにおいても）により、データ出力さ
れるものであるが、この実施例においては、ＣＣＤイメ
ージセンサ14-1〜14-4にダミービットを１個必要とする
ため、先頭データ出力１０５として２番目のパルス１０
６の立ち下がりからφＲの立ち上がりにおいて出力され
る。
１番目のＣＣＤイメージセンサ14-1に、Ｄ／Ｆ（デュー
ティ・ファクタ）５０％のφ１が５１３パルス入力され
る。即ち、１番目のＣＣＤイメージセンサ14-1の最終デ
ータ１０７は、先頭パルス１０４より数えて５１３番目
の最終パルス１０８の立ち下がりからφＲの立ち上がり
において出力されるものである。
ティ・ファクタ）５０％のφ１が５１３パルス入力され
る。即ち、１番目のＣＣＤイメージセンサ14-1の最終デ
ータ１０７は、先頭パルス１０４より数えて５１３番目
の最終パルス１０８の立ち下がりからφＲの立ち上がり
において出力されるものである。
次に、２番目のＣＣＤイメージセンサ14-2において、デ
ータ出力が行われる。この時、φの先頭パルス１０９を
１番目のＣＣＤイメージセンサ14-1の最終パルス１０８
と同じタイミングとすることにより、２番目のＣＣＤイ
メージセンサ14-2の先頭データ１１０は、あたかも１番
目のＣＣＤイメージセンサ14-1の連続動作と同タイミン
グになるように、１番目のＣＣＤイメージセンサ14-1の
最終データ１０７の直後に出力される。これらの動作を
繰り返すことにより（本実施例では４回）最終データ１
１１以後に１ラインの動作を終了する。
ータ出力が行われる。この時、φの先頭パルス１０９を
１番目のＣＣＤイメージセンサ14-1の最終パルス１０８
と同じタイミングとすることにより、２番目のＣＣＤイ
メージセンサ14-2の先頭データ１１０は、あたかも１番
目のＣＣＤイメージセンサ14-1の連続動作と同タイミン
グになるように、１番目のＣＣＤイメージセンサ14-1の
最終データ１０７の直後に出力される。これらの動作を
繰り返すことにより（本実施例では４回）最終データ１
１１以後に１ラインの動作を終了する。
更に、アナログ加算器１６により、これらの出力データ
を結合させると、アナログ加算器１６の出力信号を得る
ことができる。この時のアナログ加算器１６の出力信号
は先頭データ１１２から、最終データ１１３において規
則的な連続データとなり、Ａ／Ｄコンバータ１８の入力
信号としてサンプリングの簡単なものと成り得る。
を結合させると、アナログ加算器１６の出力信号を得る
ことができる。この時のアナログ加算器１６の出力信号
は先頭データ１１２から、最終データ１１３において規
則的な連続データとなり、Ａ／Ｄコンバータ１８の入力
信号としてサンプリングの簡単なものと成り得る。
次に、第４図の第２の実施例について説明する。
回路構成は、第１の実施例の同様であるが、第１図に示
すシーケンサ１９のＲＯＭ１９ｂを変えることにより、
クロックパルスφ１′〜φ４′としてクロックパルスを
第１の実施例のものと異ならせて、１番目ＣＣＤイメー
ジセンサ14-1と、２番目のＣＣＤイメージセンサ14-2及
び３番目のＣＣＤイメージセンサ14-3と、４番目のＣＣ
Ｄイメージセンサ14-4を、各々多重化させ、更に、アナ
ログ加算器１６により結合することにより、Ａ／Ｄコン
バータ１８の入力信号を得るようにしたものである。
すシーケンサ１９のＲＯＭ１９ｂを変えることにより、
クロックパルスφ１′〜φ４′としてクロックパルスを
第１の実施例のものと異ならせて、１番目ＣＣＤイメー
ジセンサ14-1と、２番目のＣＣＤイメージセンサ14-2及
び３番目のＣＣＤイメージセンサ14-3と、４番目のＣＣ
Ｄイメージセンサ14-4を、各々多重化させ、更に、アナ
ログ加算器１６により結合することにより、Ａ／Ｄコン
バータ１８の入力信号を得るようにしたものである。
第１の実施例におけるＡ／Ｄコンバータの入力信号に対
して、第２の実施例におけるＡ／Ｄコンバータの入力信
号は１ラインの走査時間が同じであるにもかかわらず、
データパルス幅が長くなり、Ａ／Ｄ処理が容易な波形と
なる。
して、第２の実施例におけるＡ／Ｄコンバータの入力信
号は１ラインの走査時間が同じであるにもかかわらず、
データパルス幅が長くなり、Ａ／Ｄ処理が容易な波形と
なる。
上記した実施例においては、ＣＣＤイメージセンサ４個
の例を述べたが、その数はいくつであっても同様な効果
が得られ、又、多重出力方式のＣＣＤイメージセンサ及
び複合出力方式のＣＣＤイメージセンサを用いても有効
である。
の例を述べたが、その数はいくつであっても同様な効果
が得られ、又、多重出力方式のＣＣＤイメージセンサ及
び複合出力方式のＣＣＤイメージセンサを用いても有効
である。
なお、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
（発明の効果） 以上、詳細に説明したように、本発明によれば、密着型
イメージスキャナにおいて、複数のＣＣＤイメージセン
サのクロックパルスを個々に駆動することにより、それ
ら個々のＣＣＤイメージセンサの出力データがコンデン
サで結合されるアナログ加算器において、重複すること
なく、かつ、時間的ロスを少なくして、結合することを
可能とし、シーケンサがクロックパルスを直接制御し
て、個々のＣＣＤイメージセンサの動作を行うため、単
純なアナログ信号の加算により、Ｓ／Ｎの高いアナログ
信号を得ることができる。
イメージスキャナにおいて、複数のＣＣＤイメージセン
サのクロックパルスを個々に駆動することにより、それ
ら個々のＣＣＤイメージセンサの出力データがコンデン
サで結合されるアナログ加算器において、重複すること
なく、かつ、時間的ロスを少なくして、結合することを
可能とし、シーケンサがクロックパルスを直接制御し
て、個々のＣＣＤイメージセンサの動作を行うため、単
純なアナログ信号の加算により、Ｓ／Ｎの高いアナログ
信号を得ることができる。
また、電荷蓄積のタイミングが各ＣＣＤイメージセンサ
において共通のものであるため、副走査方向での位置ず
れが起こらない。
において共通のものであるため、副走査方向での位置ず
れが起こらない。
更に、個々のＣＣＤイメージセンサの出力データを直接
アナログ加算することにより、特に、コンデンサカップ
リングにおいて、信号の伝達ロスを減らし、複数個のＣ
ＣＤイメージセンサ間のバイアス電位によるバラツキ
と、センサアンプにおける入力バイアスを補償すること
ができ、しかもセンサアンプを少なくすることができ
る。
アナログ加算することにより、特に、コンデンサカップ
リングにおいて、信号の伝達ロスを減らし、複数個のＣ
ＣＤイメージセンサ間のバイアス電位によるバラツキ
と、センサアンプにおける入力バイアスを補償すること
ができ、しかもセンサアンプを少なくすることができ
る。
このように、回路構成が単純になり、アナログ処理が容
易な、しかも消費電力の少ない密着型イメージスキャナ
を得ることができる。
易な、しかも消費電力の少ない密着型イメージスキャナ
を得ることができる。
更に、ＣＣＤイメージセンサからみた加算器の入力イン
ピーダンスは高くなり、一方、センサアンプからみた加
算器のインピーダンスは低くなり、簡便なアナログ加算
器で良好な出力信号を得ることができる。
ピーダンスは高くなり、一方、センサアンプからみた加
算器のインピーダンスは低くなり、簡便なアナログ加算
器で良好な出力信号を得ることができる。
第１図は本発明の一実施例を示す密着型イメージスキャ
ナのブロック図、第２図は第１図におけるアナログ加算
器の構成図、第３図は本発明の第１実施例を示す密着型
イメージスキャナの動作タイムチャート、第４図は本発
明の第２の実施例を示す密着型イメージスキャナの動作
タイムチャート、第５図は従来の第１のＣＣＤイメージ
センサのブロック図、第６図は第５図に示されるイメー
ジセンサの動作タイムチャート、第７図は従来の第２の
ＣＣＤイメージセンサのブロック図、第８図は第７図に
示されるイメージセンサの動作タイムチャート、第９図
は従来の第３のＣＣＤイメージセンサのブロック図、第
１０図は第９図に示されるイメージセンサの動作タイム
チャート、第１１図は本発明の対象となる密着型イメー
ジスキャナのユニットの断面図、第１２図は本発明の対
象となるＣＣＤイメージセンサの平面図である。 14-1〜14-4……ＣＣＤイメージセンサ、１６……アナロ
グ加算器、１７……センサアンプ、１８……Ａ／Ｄコン
バータ、１９……シーケンサ、１９ａ……カウンタ、１
９ｂ……ＲＯＭ、１９ｃ……ラッチ回路、１９ｄ……パ
ルス整形回路、２０……スタートパルスφＳ入力端子、
２１……クロックパルスφ入力端子、２２，２３，２
４，２５，３０，３１，３２，３３……抵抗、２６，２
７，２８，２９……コンデンサ、３４，３５，３６，３
７……トランジスタ、φ……クロックパルス（シーケン
サへの入力）、φＳ……スタートパルス、φ１〜φ４…
…クロックパルス（シーケンサから出力）、φＴ……ト
ランスファパルス、φＲ……リセットパルス、Ｅ……ク
ロックパルスφの信号線、Ｆ……スタートパルスφＳの
信号線、Ｇ……トランスファパルスφＴの信号線、Ｌ…
…リセットパルスφＲの信号線、Ｈ〜Ｋ……クロックパ
ルスφ１〜φ４の信号線、Ｍ〜Ｐ……センサアンプ出力
信号線、Ｑ……アナログ加算器出力信号線、Ｒ……セン
サアンプ出力信号線。
ナのブロック図、第２図は第１図におけるアナログ加算
器の構成図、第３図は本発明の第１実施例を示す密着型
イメージスキャナの動作タイムチャート、第４図は本発
明の第２の実施例を示す密着型イメージスキャナの動作
タイムチャート、第５図は従来の第１のＣＣＤイメージ
センサのブロック図、第６図は第５図に示されるイメー
ジセンサの動作タイムチャート、第７図は従来の第２の
ＣＣＤイメージセンサのブロック図、第８図は第７図に
示されるイメージセンサの動作タイムチャート、第９図
は従来の第３のＣＣＤイメージセンサのブロック図、第
１０図は第９図に示されるイメージセンサの動作タイム
チャート、第１１図は本発明の対象となる密着型イメー
ジスキャナのユニットの断面図、第１２図は本発明の対
象となるＣＣＤイメージセンサの平面図である。 14-1〜14-4……ＣＣＤイメージセンサ、１６……アナロ
グ加算器、１７……センサアンプ、１８……Ａ／Ｄコン
バータ、１９……シーケンサ、１９ａ……カウンタ、１
９ｂ……ＲＯＭ、１９ｃ……ラッチ回路、１９ｄ……パ
ルス整形回路、２０……スタートパルスφＳ入力端子、
２１……クロックパルスφ入力端子、２２，２３，２
４，２５，３０，３１，３２，３３……抵抗、２６，２
７，２８，２９……コンデンサ、３４，３５，３６，３
７……トランジスタ、φ……クロックパルス（シーケン
サへの入力）、φＳ……スタートパルス、φ１〜φ４…
…クロックパルス（シーケンサから出力）、φＴ……ト
ランスファパルス、φＲ……リセットパルス、Ｅ……ク
ロックパルスφの信号線、Ｆ……スタートパルスφＳの
信号線、Ｇ……トランスファパルスφＴの信号線、Ｌ…
…リセットパルスφＲの信号線、Ｈ〜Ｋ……クロックパ
ルスφ１〜φ４の信号線、Ｍ〜Ｐ……センサアンプ出力
信号線、Ｑ……アナログ加算器出力信号線、Ｒ……セン
サアンプ出力信号線。
Claims (1)
- 【請求項１】複数個のＣＣＤイメージセンサを一列に配
設する密着型のイメージスキャナにおいて、 （ａ）クロックパルスφとスタートパルスφＳが入力さ
れ、前記スタートパルスφＳに同期するとともに、その
繰り返し時間がホトセルの電荷蓄積時間及び１ライン主
走査時間となるトランスファパルスφＴ、及びリセット
パルスφＲを複数個のＣＣＤイメージセンサに共通に送
出するとともに、前記複数個のＣＣＤイメージセンサに
個別に出力されるクロックパルスφ１〜φ４をそれぞれ
送出することにより、ｎ（ｎは１以上の自然数）番目の
イメージセンサに対する最終データに同期して、（ｎ＋
１）番目のイメージセンサに対する先頭パルスを出力す
るシーケンサと、 （ｂ）前記個々のＣＣＤイメージセンサの出力をコンデ
ンサで結合し、その負荷側に基準電位に接続される抵抗
を設けてアナログ加算する手段と、 （ｃ）前記アナログ加算された出力信号を増幅する、少
なくともＣＣＤイメージセンサの数よりも少ない増幅器
とを具備することを特徴とする密着型イメージスキャ
ナ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62123694A JPH0659076B2 (ja) | 1987-05-22 | 1987-05-22 | 密着型イメ−ジスキャナ |
| EP88304483A EP0292253B1 (en) | 1987-05-22 | 1988-05-18 | Contact-type image scanner |
| DE8888304483T DE3869200D1 (de) | 1987-05-22 | 1988-05-18 | Bildabtaster vom kontakt-typ. |
| US07/197,403 US4875099A (en) | 1987-05-22 | 1988-05-23 | Device for merging plural sensor outputs onto a single conductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62123694A JPH0659076B2 (ja) | 1987-05-22 | 1987-05-22 | 密着型イメ−ジスキャナ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63290065A JPS63290065A (ja) | 1988-11-28 |
| JPH0659076B2 true JPH0659076B2 (ja) | 1994-08-03 |
Family
ID=14867016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62123694A Expired - Lifetime JPH0659076B2 (ja) | 1987-05-22 | 1987-05-22 | 密着型イメ−ジスキャナ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0659076B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5176908B2 (ja) * | 2008-11-28 | 2013-04-03 | 株式会社リコー | 画像処理装置、画像処理方法、画像処理プログラム及び記録媒体 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50138715A (ja) * | 1974-04-22 | 1975-11-05 | ||
| JPS51105220A (ja) * | 1975-03-13 | 1976-09-17 | Matsushita Graphic Communic | |
| JPS5748867A (en) * | 1980-09-08 | 1982-03-20 | Ricoh Co Ltd | Solidstate scanner |
| JPS58116865A (ja) * | 1981-12-29 | 1983-07-12 | Ricoh Co Ltd | 原稿読取装置 |
| JPS59151566A (ja) * | 1983-02-09 | 1984-08-30 | Toshiba Corp | 画像読取り装置 |
| JPS6031357A (ja) * | 1983-07-29 | 1985-02-18 | Canon Inc | 原稿読取装置 |
| JPS61117966A (ja) * | 1984-11-13 | 1986-06-05 | Ricoh Co Ltd | 画像読取装置 |
-
1987
- 1987-05-22 JP JP62123694A patent/JPH0659076B2/ja not_active Expired - Lifetime
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50138715A (ja) * | 1974-04-22 | 1975-11-05 | ||
| JPS51105220A (ja) * | 1975-03-13 | 1976-09-17 | Matsushita Graphic Communic | |
| JPS5748867A (en) * | 1980-09-08 | 1982-03-20 | Ricoh Co Ltd | Solidstate scanner |
| JPS58116865A (ja) * | 1981-12-29 | 1983-07-12 | Ricoh Co Ltd | 原稿読取装置 |
| JPS59151566A (ja) * | 1983-02-09 | 1984-08-30 | Toshiba Corp | 画像読取り装置 |
| JPS6031357A (ja) * | 1983-07-29 | 1985-02-18 | Canon Inc | 原稿読取装置 |
| JPS61117966A (ja) * | 1984-11-13 | 1986-06-05 | Ricoh Co Ltd | 画像読取装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63290065A (ja) | 1988-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6172352B1 (en) | Sensing module for accelerating signal readout from image sensors | |
| US6473538B2 (en) | Image sensor | |
| JPS61234166A (ja) | 画像読み取り装置 | |
| US4472744A (en) | Photoelectric converter apparatus | |
| US5638121A (en) | High-speed output of video image data from an array of photosensors | |
| US4875099A (en) | Device for merging plural sensor outputs onto a single conductor | |
| US5003380A (en) | Image reading apparatus having plural line image sensor chips | |
| JPH0659076B2 (ja) | 密着型イメ−ジスキャナ | |
| US20020018247A1 (en) | Image processing apparatus and processing method therefor | |
| US5198654A (en) | Image reading apparatus for converting optical image information into an electrical image signal | |
| JP3317397B2 (ja) | イメージセンサ装置 | |
| US5237423A (en) | Multi-chip solid-state image sensing device | |
| EP0357054B1 (en) | Color image reading apparatus | |
| JPH0681226B2 (ja) | 密着型イメ−ジスキャナ | |
| JP3973925B2 (ja) | 多数の光検出器から読み出しを行うための複数の局所クロックを備えた画像形成装置 | |
| JPH0659075B2 (ja) | 密着型イメ−ジスキャナ | |
| JP2571644B2 (ja) | イメージセンサ | |
| JPH03119855A (ja) | 密着型イメージセンサ | |
| JP3944200B2 (ja) | リニアイメージセンサ及び画像読取装置 | |
| JPH02268062A (ja) | 光電変換装置 | |
| JPS639175Y2 (ja) | ||
| JPS62116062A (ja) | 読取装置 | |
| JPH079480Y2 (ja) | Ｃｃｄラインセンサ | |
| KR100269747B1 (ko) | 축소형 칼라 이미지스캐너 | |
| JPS6231160A (ja) | 密着型イメ−ジセンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |