JPS63290049A - クロック再生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、例えばＷ１星通信システムの地球局において
復調データからクロック信号を再生するために使用する
クロック再生回路の改良に関する。

（従来の技術） 衛星通信システムの地球局に適用される変調方式の一つ
として、ＱＰＳＫ　（Ｑｕａｄｒａｔｕｒｅ　　Ｐｈａ
ｓｅ−３ｈｉｆｔ　　ＫｅｙｉｎＱ）方式がある。この
ＱＰＳＫ方式を適用した受信装置は、復調して得たベー
スバンド信号からクロック信号を再生するようにしてい
るが、このクロック信号の再生を従来では例えば次のよ
うに行なっている。第３図゛はその再生回路の構成を示
すものである。この回路は、２つの二乗回路１ａ、１ｂ
を有しており、復調データＤＳを先ずこれらの二乗回路
１ａ、１ｂに導入してＩチャネルおよびＱチャネル毎に
それぞれ二乗し、その出力を加算器２で相互に加算して
ボーレートに等しい周波数成分を得る。そして、この加
締出力を中間周波増幅器３で増幅したのち狭帯域の帯域
通過フィルタ４に導入して上記加算出力からクロック周
波数成分を抽出し、この抽出したクロック周波数成分を
中間周波増幅器５で増幅したのちリミッタまたはコンパ
レータ６でデジタル信号に変換し、これによりデータに
同期したクロック信号ＧＫを生成する。

したがって、このような回路を使用すれば比較的簡単な
構成でクロック信号ＧＫを再生することができる。

一方、最近ｉｎ通信システムとして上記ＱＰＳＫ方式に
加えてオフセットＱＰＳＫ方式を併用したシステムが考
えられている。ところが、オフセットＱＰＳＫ方式はベ
ースバンド信号のｌチャネルとＱチャネルとの間に１／
２ビットの位相差を有しているため、前記従来のクロッ
ク再生回路ではｌチャネルおよびＱチャネルのベースバ
ンド信号を二乗加算したときにクロック周波数成分が打
消されてしまいいこの結果クロック信号の再生を行なう
ことができなかった。このため、従来ではＱＰＳＫ方式
およびオフセットＱＰＳＫ方式毎にクロック再生回路を
設け、これらの回路により上記ＱＰＳＫ方式およびオフ
セットＱＰＳＫ方式の各復調データからそれぞれクロッ
ク信号を再生できるようにしている。しかし、このよう
にすると回路構成が複雑かつ大形化する問題があった。

（発明が解決しようとする問題点） 以上のように従来のクロック再生回路は、ＱＰＳＫ方式
とオフセットＱＰＳＫ方式とを併用したシステムでは使
用することができず、このためＱＰＳＫおよびオフセッ
トＱＰＳＫの各方式毎に専用のクロック再生回路を設け
なければならないために回路構成が複雑で大形化すると
いう問題点を有するもので、本発明はこの点に着目し、
簡単な回路構成でＱＰＳＫ方式はもとよりオフセットＱ
ＰＳＫ方式の復調データからもクロック信号を再生し得
るクロック再生回路を提供しようとするものである。

［発明の構成］ （問題点を解決するための手段） 本発明は、第１図に示す如く復調データをＩチャネルお
よびＱチャネル毎にそれぞれ二乗したのち相互に加算し
てこの加算出力からクロック成分を抽出するクロック再
生回路本体Ａに加えて、変調方式判定回路Ｂと、位相１
１１１］回路Ｃとを備え、復調データ入力時に、上記変
調方式判定回路Ｂにより上記クロック再生回路本体から
出力されるクロック成分の有無から復調データの変調方
式を判定し、かつ上記位相制御回路Ｃにより、上記変調
方式判定回路で復調データの変調方式がＱＰＳＫと判定
された場合に上記復調データをそのまま上記クロック再
生回路本体Ａに供給させ、かつ復調データの変調方式が
オフセットＱＰＳＫと判定された場合には上記復調デー
タのｌチャネルまたはＱチャネルを１／２ビット移相し
たのち上記クロック再生回路本体Ａに供給させるように
したものである。

（作用） この結果、オフセットＱＰＳＫ方式の復調データが入力
された場合には、変調方式判定回路Ｂによりその方式が
判定され、この判定結果に基づいて位相制御回路Ｃによ
り位相のオフセットが除去されたのちクロック再生回路
本体Ａに供給されてクロック信号の再生が行なわれるこ
とになるので、ＱＰＳＫ用のクロック再生回路本体Ａに
加えて変調方式判定回路Ｂと位相制御回路Ｃとを設けた
だけの簡単な構成で、オフセットＱＰＳＫ方式の復調デ
ータについてもＱＰＳＫ方式の復調データの場合と同様
にりＯツク信号の再生が可能になる。

（実施例） 第２図は、本発明の一実施例におけるクロック再生回路
の構成を示すものである。尚、同図において前記第４図
と同一部分には同一符号を付して詳しい説明は省略する
。

この回路は、ＱＰＳＫの復調データＤＳからクロック信
号ＣＫを再生するクロック再生回路本体１０と、このク
ロック再生回路本体１０への復調データＯ８の供給路（
Ｑチャネル側）に介挿された遅延回路２０と、復調デー
タＤＳの入力監視を行なうデータ入力監視回路３０と、
変調方式判定回路４０と、切換信号発生用のラッチ回路
５０とから構成される。このうち先ず遅延回路２０は、
復調データＤＳのＱチャネルの位相を１／２ビット遅延
する遅延素子２１と、復調データＤＳを位相を変えずに
そのまま通過させる通過線路２２と、これらの遅延索子
２１および通過線路２２を択一的に復調データＤＳの供
給路に挿入する一対の切換スイッチ２３ａ、２３ｂ１と
からなる。データ入力監視回路３０は、検波器３１とコ
ンパレータ３２と遅延素子３３とからなり、クロック再
生回路本体１０の加算器２からの加算出力の有無を検出
してその検出信号をラッチ信号として上記ラッチ回路５
０に供給する。尚、遅延素子３３はクロック再生回路本
体１０における中間周波増幅器３゜５の絶対遅延時間お
よび帯域通過フィルタ４の立上がり時間を吸収するもの
である。変調方式判定回路４０は、検波器４１とコンパ
レータ４２とから構成され、クロック再生回路本体１０
の中間周波増幅器５からクロック周波数成分が出力され
るか否かを検出してその検出信号を切換制御信号として
上記ラッチ回路５０に供給する。ラッチ回路５０は、上
記データ入力監視回路３０の遅延素子３３から検出信号
が出力された時点で上記変調方式判定回路４０から出力
されている検出信号をラッチし、このラッチした検出信
号を切換制御信号として切換スイッチ２３ａ、２３ｂに
供給する。

また、このラッチ回路５０のラッチ状態はデータ入力監
視回路３０のコンパレータ３２から検出信号が出力され
る毎にクリアされる。

このような構成であるから、持礪状態においてクロック
再生回路本体１０に復調データＤＳが入力されると、加
算器２の出力がデータ入力監視回路３０に導かれて先ず
コンパレータ３２がら検出信号が出力され、これにより
ラッチ回路５０のラッチ出力はクリアされる。したがっ
て、切換スイッチ２３ａ、２３ｂは通過線路２２側に切
換ねり、これにより復調データＤＳの供給路には通過線
路２２が挿入される。

さて、いま仮に上記復調データＯ８がＱＰＳＫ方式によ
り変調されて伝送されたものであるとすると、ｌチャネ
ルおよびＱチャネルの位相は同位相なので、中間周波増
幅器５からはクロック周波数成分の信号が出力される。

このため、変調方式判定回路４０のコンパレータ４２か
らはＱＰＳＫの復調データが到来したことを表わす検出
信号（°“Ｌ　”レベル）が出力され、この検出信号は
ラッチ回路５０でラッチされたのち切換制御信号として
切換スイッチ２３ａ、２３ｂに供給される。

したがって、切換スイッチ２３ａ、２３ｂは切換わらず
にそのまま通過線路２２ｇＩＩＩを選択する。このため
、ＱＰＳＫの復調データはそのままクロック再生回路本
体１０に導入され、これによりコンパレータ６からは再
生されたクロッグ信号ＣＫが出力される。

一方、１！調データＤＳがオフセットＱＰＳＫ方式によ
り変調されて伝送されたものであったとすると、オフセ
ットＱＰＳＫ方式の復調データはＱチャネルの位相がｌ
チャネルに比べて１／２ビット遅れているため、クロッ
ク再生回路本体１０の中間周波増幅器５からは微少レベ
ルの信号しか出力されない。このため、変調方式判定回
路４０のコンパレータ４２からはオフセットＱＰＳＫ方
式の復調データが到来したことを表わす検出信号（“Ｈ
”レベル）が出力され、この検出信号はラッチ回路５０
でラッチされたのち切換制御信号として切換スイッチ２
３ａ、２３ｂに供給される。

この結果、切換スイッチ２３ａ、２３ｂは通過線路２２
側から遅延素子２３側に切換わり、これにより復調デー
タＤＳの供給路には遅延素子２１が挿入される。したが
って、オフセットＱＰＳＫの復調データＤＳは、以後Ｑ
チャネルの位相が上記遅延索子２１により１／２ビット
遅延され、これにより位相のオフセットが除去されたの
ちクロック再生回路本体１０に入力されることになる。

すなわち、オフセットＱＰＳＫ方式の復調データはＱＰ
ＳＫ方式の復調データと等価なデータとしてクロック再
生回路本体１０に入力される。このため、クロック再生
回路本体１０の帯域通過フィルタ４からはクロック周波
数成分の信号が出力され、これによりコンパレータ６か
らは再生されたクロック１号ＣＫが出力される。

このように本実施例であれば、オフセットＱＰＳＫ方式
の復調データは遅延素子２１により位相のオフセットが
除去されてＱＰＳＫ方式の復調データとしてクロック再
生回路本体１０に入力されることになるので、ＱＰＳＫ
方式の復調データと全く同様にクロック信号ＧＫの再生
を行なうことができる。また、クロック再生回路本体１
０に加えて遅延回路２０と、この遅延回路２０の切換ス
イッチ２３ａ、２３ｂを切換えるためのデータ人力ＰＳ
′？Ａ回路３０、変調方式判定回路４０およびラッチ回
路５０とを設けるだけで実現することができ、これによ
りＱＰＳＫ方式およびオフセットＱＰＳＫ方式毎にそれ
ぞれ専用のクロック再生回路を用意する場合に比べて回
路構成を大幅に簡単かつ小形にすることができる。

尚、本発明は上記実施例に限定されるものではない。例
えば、上記実施例では遅延素子２１をＱチャネル側に挿
入したがＩチャネル側に挿入するようにしてもよい。ま
た遅延回路として可変遅延線等を用い、この可変遅延線
の遅延量をＱＰＳＫのとぎはＯにし、オフセットＱＰＳ
Ｋ方式の場合には１７２ビットに相当する遅延量に可変
設定するようにしてもよい。その他、変調方式判定回路
および位相制御回路の構成やクロック再生回路本体の構
成等についても、本発明の要旨を逸脱しない範囲で種々
変形して実施できる。

［発明の効果］ 以上詳述したように本発明によれば、ＩＩデータを■チ
ャネルおよびＱチャネル毎にそれぞれ二乗したのち相互
に加算してこの加算出力からクロック成分を抽出するク
ロック再生回路本体に加えて、変調方式判定回路と、位
相制御回路とを備え、復調データ入力時に、上記変調方
式判定回路により上記クロック再生回路本体から出力さ
れるクロック成分の有無から復調データの変調方式を判
定し、かつ上記位相制御回路により、上記変調方式判定
回路で復調データの変調方式がＱＰＳＫと判定された場
合に上記復調データをそのまま上記クロック再生回路本
体に供給させ、かつ復調データの変調方式がオフセット
ＱＰＳＫと判定された場合には上記１調データのＩチャ
ネルまたはＱチャネルを１／２ビット移相したのち上記
クロック再生回路本体に供給させるようにしたことによ
って、簡単な回路構成でＱＰＳＫ方式はもとよりオフセ
ットＱＰＳＫ方式の復調データからもクロック信号を再
生することができるクロック再生回路を提供することが
できる。

【図面の簡単な説明】

第１図は本発明のクロック再生回路の構成を示す機能ブ
ロック図、第２図は本発明の一実施例におけるクロック
再生回路の構成を示す回路ブロック図、第３図は従来の
クロック再生回路の構成を示す回路ブロック図である。 Ａ・・・クロック再生回路本体、Ｂ・・・変調方式判定
回路、Ｃ・・・位相制御回路、１ａ、ｌｂ・・・二乗回
路、２・・・加算器、３，５用中間周波増幅器、４・・
・帯域通過フィルタ、６・・・コンパレータ、１ｏ・・
・クロック再生回路本体、２０・・・遅延回路、２１゜
３３・・・遅延素子、２２・・・通過線路、２３ａ。 ２３ｂ・・・切換スイッチ、３０・・・データ入力監視
回路、４０・・・変調方式判定回路、３１．４１・・・
検波器、３２．４２・・・コンパレータ、ＤＳ・・・復
調データ、ＣＫ・・・再生されたクロック信号。

Claims (1)

【特許請求の範囲】
1. ＱＰＳＫおよびオフセットＱＰＳＫ方式の復調データか
   らクロック信号を再生するクロック再生回路において、
   前記復調データをＩチャネルおよびＱチャネル毎にそれ
   ぞれ二乗したのち相互に加算してこの加算出力からクロ
   ック成分を抽出するクロック再生回路本体と、復調デー
   タ入力時に前記クロック再生回路本体から出力されるク
   ロック成分の有無から復調データの変調方式を判定する
   変調方式判定回路と、この変調方式判定回路により復調
   データの変調方式がＱＰＳＫと判定された場合に前記復
   調データをそのまま前記クロック再生回路本体に供給さ
   せ、かつ復調データの変調方式がオフセットＱＰＳＫと
   判定された場合には前記復調データのＩチャネルまたは
   Ｑチャネルを１／２ビット移相したのち前記クロック再
   生回路本体に供給させる位相制御回路とを具備したこと
   を特徴とするクロック再生回路。