KR970011691B1 - 변, 복조 시스템의 클럭복구장치 - Google Patents

변, 복조 시스템의 클럭복구장치 Download PDF

Info

Publication number
KR970011691B1
KR970011691B1 KR1019940030057A KR19940030057A KR970011691B1 KR 970011691 B1 KR970011691 B1 KR 970011691B1 KR 1019940030057 A KR1019940030057 A KR 1019940030057A KR 19940030057 A KR19940030057 A KR 19940030057A KR 970011691 B1 KR970011691 B1 KR 970011691B1
Authority
KR
South Korea
Prior art keywords
count
absolute value
clock
counter
signal
Prior art date
Application number
KR1019940030057A
Other languages
English (en)
Other versions
KR960020186A (ko
Inventor
류병열
Original Assignee
엘지전자 주식회사
구자홍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 구자홍 filed Critical 엘지전자 주식회사
Priority to KR1019940030057A priority Critical patent/KR970011691B1/ko
Publication of KR960020186A publication Critical patent/KR960020186A/ko
Application granted granted Critical
Publication of KR970011691B1 publication Critical patent/KR970011691B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/345—Modifications of the signal space to allow the transmission of additional information
    • H04L27/3455—Modifications of the signal space to allow the transmission of additional information in order to facilitate carrier recovery at the receiver end, e.g. by transmitting a pilot or by using additional signal points to allow the detection of rotations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H04L27/3818—Demodulator circuits; Receiver circuits using coherent demodulation, i.e. using one or more nominally phase synchronous carriers
    • H04L27/3836—Demodulator circuits; Receiver circuits using coherent demodulation, i.e. using one or more nominally phase synchronous carriers in which the carrier is recovered using the received modulated signal or the received IF signal, e.g. by detecting a pilot or by frequency multiplication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H04L2027/0026—Correction of carrier offset
    • H04L2027/0036—Correction of carrier offset using a recovered symbol clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

내용없음

Description

변, 복조 시스템의 클럭복구장치
제1도는 종래 다축변조신호의 클럭재생장치의 구성도.
제2도는 제1도의 각부 출력 파형도로서,
(가)는 제1위상검파부로부터 얻어진 복조출력신호이고,
(나)는 (가)의 복조출력신호의 영교차점을 검출한 제1에지검출부의 출력파형도이며,
(다)는 제2위상검파부로부터 얻어진 복조출력신호이고,
(라)는 (다)의 복조출력신호의 영교차점을 검출한 제2에지검출부의 출력파형도이며,
(마)는 분주기로부터 얻어진 클럭이다.
제3도는 본 발명 변, 복조 시스템의 클럭복구 장치의 구성도.
제4도는 제3도의 스위칭부가 동작하는 I, Q채널의 레벨영역을 보인 설명도.
* 도면의 주요부분에 대한 부호의 설명
201 : 제1합성부202 : 제2합성부
203 :제1저역필터부204 : 제2저역필터부
205 : 전압제어발진부207 : 제1절대값 처리부
208 : 제2절대값 처리부209 : 감산기
210 : 절대값 발생부211 : 반전증폭부
212 : 스위칭부213 : 제1카운터부
214 : 누적부215 : 제산기
216 : 클럭조절부
본 발명은 변, 복조 시스템에서의 클럭재생에 관한 것으로, 좀더 상세하게는 QPSK(Quadrature Phase Shift Keying) 변조방식을 이용한 디지탈 통신에서 동상성분 채널인 I채널과 직교성분 채널인 Q채널의 크기차를 이용하여 변조장치로부터 송신된 신호의 클럭을 정확히 복구하도록 하는 변, 복조 시스템의 클럭복구 장치에 관한 것이다.
종래의 다축변조신호의 클럭재생장치는 첨부된 도면 제1도에 도시된 바와같이, 입력단자(1)를 통해 입력된 디지탈 다축변조신호를 외부에서 입력되는 제1캐리어에 의해 위상을 원래의 신호로 복조하는 제1위상검파부(2a)와, 상기 입력단자(1)를 통해 입력된 디지탈 다출변조신호를 제1캐리어와 위상이 90°쉬프트된 제2캐리어에 의해 위상을 원래의 신호로 복조하는 제2위상검파부(2b)와, 상기 제1, 제2위상검파부(2a)(2b)에서 얻어진 복조출력신호(V1)(V2)을 입력받아 이를 재생하여 제1캐리어를 제1위상검파부(2a)에 입력하는 캐리어재생부(3)와, 상기 캐리어재생부(3)에서 출력되는 제1캐리어를 90°쉬프트시켜 제2위상검파부(2b)에 입력하는 90°쉬프트부(4)와, 상기 제1위상검파부(2a)에서 얻어진 복조출력신호(V1)의 영교차점을 검출하여 펄스를 발생하는 제1에지검출부(5a)와, 상기 제2위상검파부(2b)를 통해 얻어진 복조출력신호(V2)에서 영교차점을 검출하여 펄스를 발생하는 제2에지검출부(5b)와, 상기 제1, 제2 에지검출부(5a)(5b)에서 얻어진 에지검출 펄스를 합성하는 합성부(6)와, 상기 합성부(6)에서 합성된 에지검출 펄스와 2분주되어 입력된 발진주파수를 비교하여 차를 구하는 위상비교부(7)와, 상기 위상비교부(7)에서 구해진 위상차값에 의해 발진주파수를 변화시켜 출력하는 전압제어발진부(8)와, 상기 전압제어발진부(8)에서 발생된 발진주파수를 2분주하여 상기 위상비교부(7)에서 에지검출 펄스의 비교대상인 클럭(CK)을 공급하는 1/2분주기(9)와, 상기 1/2분주기(9)에서 얻어진 클럭(CK)에 동기시켜 상기 제1, 제2위상검파부(2a)(2b)에서 얻어진 복조출력신호(V1)(V2)를 각각 샘플링하여 데이타를 추출하는 제1, 제2데이타식별부(10a)(10b)와, 상기 제1, 제2데이타식별부(10a)(10b)에서 추출된 각 계통의 직렬데이타를 차분연산하고 이를 직렬데이타로 변환하여 한 계통의 직렬데이타로 하여 출력단자(12)로 출력하는 차분연산 및 병렬/직렬 변환부(11)로 구성되어 있다.
이와같이 구성된 종래 다축변조신호의 클럭재생장치는 먼저, 입력단자(1)에 변조장치로부터 송출된 디지탈 다축변조신호가 입력되어 제1, 제2위상검파부(2a)(2b)에 공급된다.
이때, 캐리어재생부(3)는 제1캐리어를 발생하여 제1위상검파부(2a)(2b)에 공급함과 아울러 90°쉬프트부(4)에 입력하게 된다.
상기 90°쉬프트부(4)는 상기 캐리어재생부(3)에서 얻어진 제1캐리어를 90°쉬프트시킨 제2캐리어를 제2위상검파부(2b)에 공급하게 된다.
따라서, 상기한 제1, 제2위상검파부(2a)(2b)는 상기 캐리어재생부(3)에서 발생된 제1캐리어 및 제1캐리어를 90°쉬프트시킨 제2캐리어에 의해서 입력단자(1)를 통해 입력된 디지탈 다축변조를 원래의 신호로 각각 복원하여, 제2도의 (가)와 (다)와 같은 복조출력신호(V1)(V2)를 출력하게 된다.
즉, 상기에서 제1, 제2위상검파부(2a)(2b)는 90°위상이 다른 복조축에 의한 위상검파출력(복조출력)이 행해진다.
상기 제1, 제2위상검파부(2a)(2b)의 복조출력신호(V1)(V2)는 상기 캐리어재생부(3)로 입력됨과 아울러 제1, 제2데이타식별부(10a)(10b)에 입력된다.
또한 양방의 제1, 제2위상검파부(2a)(2b)의 복조출력신호(V1)(V2)는 클럭재생회로(100)를 구성하는 제1, 제2에지검출부(5a)(5b)에 입력된다.
상기 제1에지검출부(5a)는 제1위상검파부(2a)에서 출력된 제2도의 (가)와 같은 복조출력신호(V1)에서 영교차점을 검출하여 제2도의 (나)와 같은 펄스를 합성부(6)에 공급한다.
또한 상기 제2에지검출부(5b)는 제2위상검파부(2b)에서 출력된 제2도의 (다)와 같은 복조출력신호(V2)에서 영교차점을 검출하여 제2도의 (라)와 같은 펄스를 합성부(6)에 공급한다.
상기 합성부(6)는 제1, 제2에지검출부(5a)(5b)를 통해 얻어진 에지검출 출력펄스를 합성하여 위상비교부(7)의 일측단자에 입력된다.
상기 위상비교부(7)는 타측단자로 입력되는 2분주된 발진 클럭(CK)과 합성부(6)를 통해 합성된 에지검출 출력펄스와의 위상차를 구하여 전압제어발진부(8)의 발진주파 제어단자에 공급하게 된다.
상기 전압제어발진부(8)는 위상비교부(7)로부터 입력된 위상차값에 의해 발진위상을 복조출력신호의 에지에 위상동조 되도록 보상하여 1/2분주기(9)에 입력하게 된다.
상기 1/2분주기(9)는 전압제어발진부(8)로부터 입력된 발진주파수를 2분주하여 제2도의 (마)와 같은 클럭(CK)을 상기한 위상비교부(7)의 타측단자에 입력하게 된다.
또한 상기 1/2분주기(9)의 출력은 제1, 제2데이타식별부(10a)(10b)에 대한 데이타 샘플용 클럭(CK)으로 하여 이용된다.
즉, 상기 제1, 제2데이타식별부(10a)(10b)는 상기 1/2분주기(9)에서 입력되는 클럭(CK)에 동기시켜 상기 제1, 제2위상검파부(2a)(2b)에서 얻어진 복조출력신호(V1)(V2)에서 데이타를 추출하고 그 추출된 데이타를 차분연산 및 병렬/직렬 변환부(11)에 입력하게 된다.
상기 차분연산 및 병렬/직렬 변환부(11)는 제1, 제2데이타식별부(10a)(10b)에서 추출되어 입력되는 각 계통의 직렬데이타를 차분연산하여 병렬처리하고 이를 다시 직렬데이타로 변환하여 출력단자(12)로 출력하게 된다.
결국, 제1데이타식별부(10a) 및 제2데이타식별부(10b)의 2계통으로부터의 데이타가 차분연산 및 병렬/직렬 변환부(11)를 통해 한 계통의 데이타로 변환되어 출력된다.
따라서, 1/2분주기(9)로부터의 클럭의 2배의 클럭이 필요하므로 전압제어발진부(8)로부터의 출력이 직접 이용되고 있다.
그러나, 이와같은 종래 다축변조신호의 클럭재생장치는 주로 영비복귀(NRZ; Nonreturn to Zero)신호의 제로 크로싱을 검출하여 클럭의 동기를 맞추게 됨으로써, 어느정도의 복조출력에 대한 재생클럭 위상 추정성능은 향상되나, 이를 구현하기 위한 클럭재생회로의 구성이 복잡하고 또한 두 채널 즉 I채널 및 Q채널의 신호의 합을 취할 경우 노이즈는 제거가 되지만 신호 자체의 크기가 감쇠되는 문제점이 있었다.
따라서, 본 발명의 목적은 이와같은 종래의 문제점을 감안하여 영비복귀신호의 제로 크로싱을 사용하지 않고 4상 위상변조(QPSK)신호에서 동상성분인 I채널과 직교성분인 Q채널의 크기가 같은 때를 검출하여 다음 변조신호의 클럭을 정확히 복구하도록 하는 변, 복조 시스템의 클럭복구장치를 제공함에 있다.
본 발명의 또다른 목적은 상기 I채널과 Q채널의 절대값 크기의 차를 구하여 두 채널에 똑같이 섞여있는 잡음성분을 제거하고 특히 두 채널의 합을 이등분하여 자동이득 조절신호로 사용하도록 하는데 있다.
이와같은 본 발명의 목적을 달성하기 위한 수단으로는 변조수단으로부터 송출되어 절대값 처리수단 및 감산기를 통해 얻어진 동상성분신호(I)와 직교성분신호(Q)의 차성분에 대한 절대값을 구하는 절대값 발생수단과, 상기 절대값 발생수단에서 얻어진 절대값의 크기에 따라 반전증폭하여 출력하는 반전증폭수단과, 상기 반전증폭수단에서 얻어진 절대값에 따라 스위칭되는 스위칭수단과, 상기 스위칭수단의 온/오프 횟수를 카운트하고 카운트 제어신호를 발생하는 제1카운터수단과, 상기 제1카운터수단에서 얻어진 카운트제어신호에 의해 카운트 동작을 수행하여 카운트값의 합을 산출하는 누적수단과, 상기 누적수단에서 얻어진 카운트값의 합과 제1카운터수단에서 카운트 횟수를 연산하여 평균값을 구하는 제산수단과, 상기 제산수단에서 얻어진 평균값과 제1카운터수단에서 얻어진 카운트 횟수에 따라 클럭발생수단의 클럭 발생시점을 조절하는 클럭조절수단으로 이루어짐으로서, 달성되는 것으로, 이하 본 발명을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.
제3도는 본 발명 변, 복조 시스템의 클럭복구 장치의 구성도로서, 이에 도시한 바와같이, 입력단자(218)를 통해 입력된 디지탈 변조신호를 외부에서 입력되는 발진주파수와 합성하여 동상성분신호(I)를 추출하는 제1합성부(201)와, 상기 입력단자(218)를 통해 입력된 디지탈 변조신호를 상기 발진주파수에 대해 위상이 90°쉬프트된 또다른 발진주파수와 합성하여 직교성분신호(Q)를 추출하는 제2합성부(202)와, 상기 제1, 제2합성부(201)(202)에서 추출된 동상성분신호(I)와 직교성분신호(Q)를 각각 저역필터링하여 출력하는 제1, 제2저역필터부(203)(204)와, 상기 제1, 제2저역필터부(203)(204)에서 필터링된 동상성분신호(I)와 직교성분신호(Q)와의 차를 출력하는 캐리어회복부(206)와, 상기 캐리어회복부(206)에서 얻어진 차값에 의해 발진주파수를 조절하여 제1합성부(201)에 입력하는 전압제어발진부(205)와, 상기 전압제어발진부(205)에서 발생된 발진주파수를 9°쉬프트시켜 제2합성부(202)에 입력하는 90°쉬프트부(200)와, 상기 제1, 제2저역필터부(203)(204)에서 필터링된 동상성분신호(I)와 직교성분신호(Q)의 절대값을 구하는 제1, 제2절대값 처리부(207)(208)와, 상기 제1, 제2절대값 처리부(207)(208)에서 구해진 동상성분신호(I)와 직교성분신호(Q)의 절대값의 차를 구하는 감산기(209)에서 구한 동상성분신호(I)와 직교성분신호(Q)의 절대차값에 대한 절대값을 구하는 절대값 발생부(210)와, 상기 절대값 발생부(210)에서 얻어진 절대값의 크기에 따라 반전증폭하여 출력하는 반전증폭부(211)와, 상기 반전증폭부(211)에서 출력된 절대값이 임계치 이하이면 도통되고 임계치 이상이면 차단되는 스위칭부(212)와, 상기 스위칭부(212)의 도통시의 횟수를 카운트하고 카운트 제어신호를 발생하는 제1카운터부(213)와, 상기 제1카운터부(213)에서 발생된 카운트 제어신호에 의해 카운트 동작을 수행하여 카운트값의 합을 산출하는 누적부(214)와, 상기 누적부(214)에서 산출된 카운트합과 제1카운터부(213)에서 카운트한 횟수를 연산하여 평균값을 구하는 제산기(215)와, 상기 제산기(215)에서 구해진 평균값과 제1카운터부(213)에서 얻어진 카운트 제어신호에 따라 클럭 발생시점을 조절하는 클럭조절부(216)와, 상기 클럭조절부(216)에서 조절된 제어신호에 따라 클럭을 발생하여 출력단자(219)로 출력하는 클럭발생부(217)로 구성한다.
상기에서 누적부(214)는 상기 제1카운터부(213)에서 출력된 카운트 제어신호에 의해 카운트 동자을 수행하는 제2카운터부(214a)와, 상기 제2카운터부(214a)에서 카운트된 값을 가산하여 제산기(215)에 입력하는 가산기(214b)로 구성한다.
이와같이 구성된 본 발명의 작용효과를 상세히 설명하면 다음과 같다.
먼저, 입력단자(218)에 변조장치로부터 송출된 디지탈 변조신호가 입력되어 제1, 제2합성부(201)(202)에 공급된다.
이때, 전압제어발진부(205)는 이후에 설명될 캐리어 회복부(206)에서 입력되는 동상성분신호(I)와 직교성분신호(Q)의 차에 의해 발진주파수를 발생하여 상기 제1합성부(201)에 입력함과 아울러 90°쉬프트부(200)에 입력하게 된다.
상기 90°쉬프트부(200)는 상기 전압제어발진부(205)에서 얻어진 발진주파수를 90°쉬프트시켜 제2합성부(202)에 입력하게 된다.
따라서, 상기한 제1합성부(201)는 전압제어발진부(205)에서 입력되는 발진주파수와 입력단자(218)를 통해 입력되는 디지탈 변조신호를 합성하여 제4도에서와 같이, X축상에 대한 동상성분신호(I)를 추출하게 된다.
또한 상기 제2합성부(202)는 90°쉬프트부(200)에서 쉬프트된 발진주파수와 입력단자(218)를 통해 입력된 디지탈 변조신호를 합성하여 제4도에서와 같이, Y축상에 대한 직교성분신호(Q)를 추출하게 된다.
상기 제1, 제2합성부(201)(202)에서 추출된 동상성분신호(I)와 직교성분신호(Q)는 각각 제1, 제2저역필터부(203)(204)에서 저역필터된 후에 각기 제1, 제2절대값 처리부(207)(208)로 입력됨과 아울러 캐리어 회복부(206)로 입력된다.
상기 캐리어 회복부(206)는 각기 제1, 제2저역필터부(203)(204)에서 입력되는 동상성분신호(I)와 직교성분신호(Q)의 차를 구하여 전압제어발진부(205)의 발진주파수를 조절하게 된다.
한편, 상기 제1, 제2절대값 처리부(207)(208)는 상기 제1, 제2저역필터부(203)(204)에서 필터링되어 입력되는 각각의 동상성분신호(I)와 직교성분신호(Q)의 절대값을 취하여 감산기(209)에 입력하게 된다.
상기 감산기(209)는 상기 제1, 제2절대값 처리부(207)(208)에서 구해진 동상성분신호(I)와 직교성분신호(Q)의 절대값의 차를 구하여 절대값 발생부(210)에 입력하게 된다.
여기서, 상기 제1절대값 처리부(207)의 동상성분신호(I)와 제2절대값 처리부(208)의 직교성분신호(Q)와의 절대값을 합을 취하면 난-코히어런트(Non-Coherent) 자동이득 조절신호가 되고 차를 취하면 코히어런트 자동이득 조절신호가 된다.
그러나 QPSK에서는 두 신호의 차를 취하면 노이즈(Noise)는 제거되지만 신호자체 크기도 감쇠가 있으므로 자동이득 조절신호로는 사용될 수 없다.
따라서, 상기 감산기(209)로부터 감산된 두 채널 신호의 크기 차는 잡음이 제거된 순수한 동상성분신호(I)와 직교성분신호(Q) 크기의 차가 되며, 두 채널(I)(Q)의 신호가 천이되어 다음 신호를 나타낼때 상기 동상성분신호(I)와 직교성분신호(Q)의 크기 차는 최대에서 최소로 떨어지게 된다.
이때, 상기한 절대값 발생부(210)에서 구해진 동상성분신호(I)와 직교성분신호(Q)의 크기 차가 어느 임계치 이하로 떨어지게 되면 상기 반전증폭부(211)는 절대값 발생부(210)에서 구해진 절대차값을 반전증폭시켜 스위칭부(212)를 도통시키게 된다.
이때, 제1카운터부(213)는 스위칭부(212)가 도통될때 카운터를 하나 증가시킴과 아울러 누적부(214)의 제2카운터부(214a)에 카운트 제어신호를 공급하게 된다.
상기 누적부(214a)의 제2카운터부(214a)는 입력된 카운트 제어신호에 의해 스위칭부(212)가 차단될 때까지 카운트를 하게 된다.
그리고, 상기 절대값 발생부(210)에서 구해진 동상성분신호(I)와 직교성분신호(Q)의 크기 차가 어느 임계치 이상으로 커지게 되면, 즉 두 채널의 차가 다시 커지게 되면 스위칭부(212)는 반전증폭부(211)에 의해 차단된다.
상기 스위칭부(212)가 차단되면 제1카운터부(213)는 누적부(214)의 제2카운터부(214a)의 카운트 동작을 멈추게 함과 아울러 스위칭부(212)가 차단될 때까지 카운트된 수를 가산기(214b)에 공급하도록 하고 리세트하게 된다.
이러한 과정을 N번 반복하게 되면 제1카운터부(213)는 현재까지 카운트된 수(N)를 제산기(215)에 공급하게 된다.
그리고, 누적부(214)의 가산기(214b)는 제2카운터부(214a)에서 카운트되어 현재까지 누적된(더해진) 수(T)를 제산기(215)에 공급하게 된다.
따라서, 상기한 제산기(215)는 제1카운터부(212)에서 제공된 계수값(N)과 가산기(214b)에서 더해져 제공된 계수값(T)을 제산하게 된다.
상기 제산기(215)에서 제산된 값은 클럭조절부(216)에 저장되어 다음 신호천이시 임계치 이하로 떨어졌을 때에 클럭발생부(217)를 조절하여 출력단자(219)로 출력되는 클럭의 동기를 맞추게 한다.
여기서, 데이타가 랜덤하지 않고 영점교차를 하지 않는 신호의 입력에 대비하여 제2카운터부(214a)가 제1카운터부(213)를 조절하는 라인(219)을 설치하였다.
이 라인(219)의 역할은 제2카운터부(214a)에 정해진 샘플링 비(Rate)와 아이디얼한 상태내에서 스위칭부(212)의 도통/차단 시간 간격을 비교하여 카운트 비를 설정하였는데 만일 동일한 신호가 계속해서 들어올 경우 한 샘플링의 카운트 수를 초과하였을 경우 제2카운터부(214a)는 리세트가 됨과 아울러 제1카운터부(213)은 1감소하는 신호를 보내게 된다.
자동이득 조절이 되지 않은 상태에서도 두 채널의 I, Q차는 상대적으로 같으므로 자동이득이 조절되지 않은 상태에서도 클럭복구가 가능하다.
만일 회로 자체내에 지연이 발생하면 그 지연을 계산하여 클럭조절부(216)이 제산기(215)에서 제산된 값이 저장되었어도 몇개의 신호가 지나간 후 제1카운터부(213)가 클럭조절부(216)를 동작하도록 조절하면 된다.
이상에서 상세히 설명한 바와같이, 본 발명에 따르면 영비복귀신호의 제로 크로싱을 사용하지 않음으로 인하여 회로의 복잡성을 피할 수 있고, 무엇보다도 두 신호 크기의 차로 복구함으로써 두 채널에 똑같이 분포되어 있는 잡음이 제거되어 신뢰도를 높이는 장점이 있을 뿐 아니라 두 채널 신호의 합을 이용하여 자동이득 조절신호로 사용할 수 있으므로 회로의 간소화를 꾀할 수 있는 효과가 있다.

Claims (7)

  1. 변조수단으로부터 송출되어 절대값 처리수단 및 감산기를 통해 얻어진 동상성분신호와 직교성분신호의 차성분에 대한 절대값을 구하는 절대값 발생수단과, 상기 절대값 발생수단에서 얻어진 절대값의 크기에 따라 반전증폭하여 출력하는 반전증폭수단과, 상기 반전증폭수단에서 얻어진 절대값에 따라 스위칭되는 스위칭수단과, 상기 스위칭수단의 도통/차단 횟수를 카운트하고 카운트 제어신호를 발생하는 제1카운터수단과, 상기 제1카운터수단에서 얻어진 카운트제어신호에 의해 카운트 동작을 수행하여 카운트값의 합을 산출하는 누적수단과, 상기 누적수단에서 얻어진 카운트값의 합과 제1카운터수단에서 카운트 횟수를 연산하여 평균값을 구하는 제산수단과, 상기 제산수단에서 얻어진 평균값과 제1카운터수단에서 얻어진 제어신호에 따라 클럭발생수단의 클럭 발생시점을 조절하는 클럭조절수단을 포함하여 된 변, 복조 시스템의 클럭복구 장치.
  2. 제1항에 있어서, 누적수단은 상기 제1카운터수단에서 출력된 카운트 제어신호에 의해 카운트 동작을 수행하는 제2카운터수단과, 상기 제2카운터수단에서 카운트된 값을 가산하여 제산수단에 입력하는 가산수단으로 구성함을 특징으로 한 변, 복조 시스템의 클럭복구 장치.
  3. 제1항에 있어서, 반전증폭수단은 상기 절대값 발생수단에서 얻어진 두 채널 신호의 절대값이 임계치 이상이면 스위칭수단을 차단하고 이하이면 스위칭수단을 도통시키는 것을 특징으로 한 변, 복조 시스템의 클럭복구 장치.
  4. 제1항에 있어서, 제1카운터수단은 상기 스위칭수단이 도통될시에만 카운트값을 증가시켜 출력하고 스위칭수단이 오프될시에 누적수단을 리세트시키는 것을 특징으로 한 변, 복조 시스템의 클럭복구 장치.
  5. 제1항 또는 제2항에 있어서, 제2카운터수단은 상기 제1카운터수단의 카운트 제어신호에 의해 스위칭수단이 도통되는 시점부터 차단되는 시점까지 카운트값을 증가시켜 출력하는 것을 특징으로 한 변, 복조시스템의 클럭복구 장치.
  6. 제1항 또는 제2항에 있어서, 제2카운터수단은 상기 스위칭수단의 도통, 차단시간 간격에 대한 카운트비를 초과시에 제1카운터수단의 카운트값을 하나 감소시키는 것을 특징으로 한 변, 복조 시스템의 클럭복구 장치.
  7. 제1항에 있어서, 클럭조절수단은 상기 제산수단에서 얻어진 평균값을 저장하여 다음 신호천이시 동상성분과 직교성분의 절대값의 차기 임계치 이하로 떨어지면 클럭발생수단을 조절하여 동기를 맞추는 것을 특징으로 한 변, 복조 시스템의 클럭복구 장치.
KR1019940030057A 1994-11-16 1994-11-16 변, 복조 시스템의 클럭복구장치 KR970011691B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940030057A KR970011691B1 (ko) 1994-11-16 1994-11-16 변, 복조 시스템의 클럭복구장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940030057A KR970011691B1 (ko) 1994-11-16 1994-11-16 변, 복조 시스템의 클럭복구장치

Publications (2)

Publication Number Publication Date
KR960020186A KR960020186A (ko) 1996-06-17
KR970011691B1 true KR970011691B1 (ko) 1997-07-14

Family

ID=19398062

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940030057A KR970011691B1 (ko) 1994-11-16 1994-11-16 변, 복조 시스템의 클럭복구장치

Country Status (1)

Country Link
KR (1) KR970011691B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000013037A (ko) * 1998-08-04 2000-03-06 윤종용 데이터 송/수신 회로 및 그 방법

Also Published As

Publication number Publication date
KR960020186A (ko) 1996-06-17

Similar Documents

Publication Publication Date Title
JP3390272B2 (ja) 同期検波回路
US5490176A (en) Detecting false-locking and coherent digital demodulation using the same
CA2025232C (en) Carrier recovery system
CA2169551C (en) Apparatus and method for maximizing frequency offset tracking performance in a digital receiver
KR900000464B1 (ko) 복조 회로
US4419759A (en) Concurrent carrier and clock synchronization for data transmission system
JPH0552101B2 (ko)
JPH03236652A (ja) 適応位相検出同期方法
US4472817A (en) Non-PLL concurrent carrier clock synchronization
JPS62222745A (ja) 復調装置
EP0484914B1 (en) Demodulator and method for demodulating digital signals modulated by a minimum shift keying
KR970011691B1 (ko) 변, 복조 시스템의 클럭복구장치
JPH08265384A (ja) 復調装置
EP0517533B1 (en) Demodulator for digital modulation signals
JPS58194450A (ja) 復調装置
JPH0730601A (ja) データ受信装置
GB2193065A (en) Phase lock loop
JP2696948B2 (ja) 搬送波再生回路
JP4010709B2 (ja) Ｍｓｋ復調装置
KR100290869B1 (ko) 복조기의주파수오프셋부호판별장치
JP2912217B2 (ja) 復調器
KR100348241B1 (ko) 위성방송수신시스템의위상복원검출제어장치
JP3926945B2 (ja) キャリア再生回路及びキャリア再生方法
SU1714817A1 (ru) Устройство дл приема сигналов с относительной фазовой модул цией
JP2552170B2 (ja) ディジタル多重無線装置の復調器

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070918

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee