JPS63289921A - 絶縁分離形半導体基板の製造方法 - Google Patents
絶縁分離形半導体基板の製造方法Info
- Publication number
- JPS63289921A JPS63289921A JP62123727A JP12372787A JPS63289921A JP S63289921 A JPS63289921 A JP S63289921A JP 62123727 A JP62123727 A JP 62123727A JP 12372787 A JP12372787 A JP 12372787A JP S63289921 A JPS63289921 A JP S63289921A
- Authority
- JP
- Japan
- Prior art keywords
- film
- single crystal
- crystal
- growth
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 239000000758 substrate Substances 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 238000002955 isolation Methods 0.000 title description 3
- 239000013078 crystal Substances 0.000 claims abstract description 51
- 238000000034 method Methods 0.000 claims abstract description 16
- 238000010438 heat treatment Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 7
- 230000007547 defect Effects 0.000 abstract description 6
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 4
- 230000003647 oxidation Effects 0.000 abstract description 3
- 238000007254 oxidation reaction Methods 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000002109 crystal growth method Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76248—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using lateral overgrowth techniques, i.e. ELO techniques
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
この発明は、絶縁膜で分離された半導体基板の製造方法
ｌこ関する。
ｌこ関する。
（従来の技術）
絶縁膜の上ｌこ半導体単結晶を成長させる従来の方法と
して、第３図に示したように支持基板である半導体単結
晶３１の上にシリコン酸化膜Ｓｉｎ。
して、第３図に示したように支持基板である半導体単結
晶３１の上にシリコン酸化膜Ｓｉｎ。
３４を形成し、開口部３５を設け、開口部に現われた支
持基板の単結晶面を成長核としてエビタキシキノ１成長
を行い、半導体単結晶１３６８形成する方法（ＳＯＩ
）がある。この方法Ｅこおいては、成長核となる単結晶
面に垂直な方向に酸化膜の側面が存在するため、第３図
（Ｃ）の段階で酸化膜との境界附近のエピタキシャル結
晶に多数の結晶欠陥が発生し、その後横方向に成長Ｔる
結晶の質を悪くしてしまう。ＳＯＩを形成する従来法の
他の例として第３図（ｂ）の工程の後にアモルファス結
晶または多結晶半導体を堆積し、表面から電子ビームな
どのエネルギー線を照射してそれを単結晶化する方法が
ある。この方法においても単結晶化は成長核となる結晶
面から垂直に進行し、その後方向を９０° 変えて横方
向へ進行する。したがって、この場合も酸化膜近傍に結
晶欠陥が多く発生し、ＳＯＩの、結晶の質が世上する。
持基板の単結晶面を成長核としてエビタキシキノ１成長
を行い、半導体単結晶１３６８形成する方法（ＳＯＩ
）がある。この方法Ｅこおいては、成長核となる単結晶
面に垂直な方向に酸化膜の側面が存在するため、第３図
（Ｃ）の段階で酸化膜との境界附近のエピタキシャル結
晶に多数の結晶欠陥が発生し、その後横方向に成長Ｔる
結晶の質を悪くしてしまう。ＳＯＩを形成する従来法の
他の例として第３図（ｂ）の工程の後にアモルファス結
晶または多結晶半導体を堆積し、表面から電子ビームな
どのエネルギー線を照射してそれを単結晶化する方法が
ある。この方法においても単結晶化は成長核となる結晶
面から垂直に進行し、その後方向を９０° 変えて横方
向へ進行する。したがって、この場合も酸化膜近傍に結
晶欠陥が多く発生し、ＳＯＩの、結晶の質が世上する。
（発明が解決しようとする問題点）
この発明は前述した問題点に鑑みてなされたもので、結
晶成長の成長核を凸形として横方向の結晶１＋ｆ４長を
主として、結晶欠陥の少いＳＯＩの羨遣方法を提供する
ものである。
晶成長の成長核を凸形として横方向の結晶１＋ｆ４長を
主として、結晶欠陥の少いＳＯＩの羨遣方法を提供する
ものである。
（問題点を解決するための手段）
本発明は半導体単結晶の支持基板の上にＳＯＩを成長さ
せるための成長核となる自決の突起部を形成し、その突
起部より低い部分子こ絶縁膜を形成しして、突起部を成
長核としてＳＯＩを成長させることを特徴とする絶縁分
離形半導体基板を製造する方法である。
せるための成長核となる自決の突起部を形成し、その突
起部より低い部分子こ絶縁膜を形成しして、突起部を成
長核としてＳＯＩを成長させることを特徴とする絶縁分
離形半導体基板を製造する方法である。
（作 用）
上述の本発明の如く結晶成長の成長核表面を絶縁膜の底
面より高くすることにより、成長核表面と絶縁膜の表面
とをはゾ同一の高さにして横方向を主とした結晶成長を
行い、結晶欠陥の少い良質なＳＯＩ基板が得られる。
面より高くすることにより、成長核表面と絶縁膜の表面
とをはゾ同一の高さにして横方向を主とした結晶成長を
行い、結晶欠陥の少い良質なＳＯＩ基板が得られる。
（実施例）
次ｌこ本発明の実施例を図を参照しながら説明する。第
１図（ａ） 、 （ｂ） 、 （Ｃ） 、 （ｄ） 、
（ｅ）は本発明の実施例として絶縁分離形半導体基板
を製造する方法を工程順に示した模式的断面図である。
１図（ａ） 、 （ｂ） 、 （Ｃ） 、 （ｄ） 、
（ｅ）は本発明の実施例として絶縁分離形半導体基板
を製造する方法を工程順に示した模式的断面図である。
面指数（Ｚｏｏ）をもつシリコン単結晶基板１１の上に
シリコン窒゛化膜（ＳｉｓＮ＊）１２を選択的に形成し
く第１図（ａ））、このシリコン窒化膜をマスクとして
異方性エツチングを行い、高さ０．５５μｍの段差を設
けた（第１図（ｂ））。マスクの伸びる方向（紙面に垂
直な方向）を＜１１０＞に選び、異方性エツチング液と
してＫＯＨ水溶液を用いると、表面段差部の斜面は底面
と約５５°の角度で交わる。つぎＩこ１１００°Ｃで約
２時間のスチーム酸化を行い、厚さ１１Ｘｎの熱酸化膜
１４を形成する。Ｓｔ、Ｎ４膜は表面酸化のレジスト材
として働くため、その直下のシリコン表面の酸化膜は成
長しない。熱酸化膜１４の厚さを１１１ｍとした条件で
、１４の表面と８４．Ｎ、膜の下のシリコン表面との高
さが一致した。第１図（ｄ）はＳｉ、Ｎ４膜を除去した
工程で、露出したシリコン単結晶表面が熱酸化膜１４の
表面とはゾ等しい高になった段階を示している。このウ
ェハの上にエピタキシャル結晶成長を行い第１図（ｅ）
の半導体基板を得た。
シリコン窒゛化膜（ＳｉｓＮ＊）１２を選択的に形成し
く第１図（ａ））、このシリコン窒化膜をマスクとして
異方性エツチングを行い、高さ０．５５μｍの段差を設
けた（第１図（ｂ））。マスクの伸びる方向（紙面に垂
直な方向）を＜１１０＞に選び、異方性エツチング液と
してＫＯＨ水溶液を用いると、表面段差部の斜面は底面
と約５５°の角度で交わる。つぎＩこ１１００°Ｃで約
２時間のスチーム酸化を行い、厚さ１１Ｘｎの熱酸化膜
１４を形成する。Ｓｔ、Ｎ４膜は表面酸化のレジスト材
として働くため、その直下のシリコン表面の酸化膜は成
長しない。熱酸化膜１４の厚さを１１１ｍとした条件で
、１４の表面と８４．Ｎ、膜の下のシリコン表面との高
さが一致した。第１図（ｄ）はＳｉ、Ｎ４膜を除去した
工程で、露出したシリコン単結晶表面が熱酸化膜１４の
表面とはゾ等しい高になった段階を示している。このウ
ェハの上にエピタキシャル結晶成長を行い第１図（ｅ）
の半導体基板を得た。
第１図（ｄ）の表面にはＳｉｎ、の段差の壁がないため
エピタキシャル結晶は成長の核となる単結晶領域１５か
ら水平方向ｌこ成長し、酸化膜の上を覆い、その後は屓
次縦方向への成長が進行する。このようにして形成され
たエピタキシャル結晶１６の上ｆこ半導体素子を搭載す
ると、半導体はその支持基板１１から電気的に絶縁分離
させることが出来、高耐圧素子の集積化および光感応素
子の集積化が可能となった。
エピタキシャル結晶は成長の核となる単結晶領域１５か
ら水平方向ｌこ成長し、酸化膜の上を覆い、その後は屓
次縦方向への成長が進行する。このようにして形成され
たエピタキシャル結晶１６の上ｆこ半導体素子を搭載す
ると、半導体はその支持基板１１から電気的に絶縁分離
させることが出来、高耐圧素子の集積化および光感応素
子の集積化が可能となった。
以上の実施例においては、シリコン酸化膜の上にエピタ
キシャル結晶を成長させたが、第１図（ｄ）のウェハ表
面ｌこ多結晶シリコン２６を成長させ（第２図（ａ）
） 、それを電子ビームなどを用いたアニール技術によ
って単結晶化させる方法も用いることができる。この場
合も、単結晶化の成長核となるのは第１図（ｄ）にある
単結晶領域１５で、単結晶化した後は第２図（ｂ）とな
る。
キシャル結晶を成長させたが、第１図（ｄ）のウェハ表
面ｌこ多結晶シリコン２６を成長させ（第２図（ａ）
） 、それを電子ビームなどを用いたアニール技術によ
って単結晶化させる方法も用いることができる。この場
合も、単結晶化の成長核となるのは第１図（ｄ）にある
単結晶領域１５で、単結晶化した後は第２図（ｂ）とな
る。
実施例の第１図（ａ）で異方性エツチングおよび熱酸化
のレジスト材として窒化シリコン膜１２を用いたが、こ
の材料としてはＳｉｎ、膜と８ｉ、Ｎ、膜とを組み合わ
せた多重構造の膜でもよい。また、実施例１こおいて、
シリコン表面のエツチングに異方性エツチングを用いた
が、これは等方性エツチングでも支障は起こらない。シ
リコン表面の段差部１３は底面に対して傾斜面としたが
、この部分は底面と垂直としてもよい。
のレジスト材として窒化シリコン膜１２を用いたが、こ
の材料としてはＳｉｎ、膜と８ｉ、Ｎ、膜とを組み合わ
せた多重構造の膜でもよい。また、実施例１こおいて、
シリコン表面のエツチングに異方性エツチングを用いた
が、これは等方性エツチングでも支障は起こらない。シ
リコン表面の段差部１３は底面に対して傾斜面としたが
、この部分は底面と垂直としてもよい。
また、エピタキシャル結晶を成長させる工程で基板表面
を平担化させる方法として、第１図（ｄ）のウェハ表面
ｌこ薄肉のレジストをコーティングし、ドライエツチン
グ技術によって表面のエツチングを行うことｆこよって
表面の凸部を選択的に除去し平担度を良くする方法を用
いることができる。
を平担化させる方法として、第１図（ｄ）のウェハ表面
ｌこ薄肉のレジストをコーティングし、ドライエツチン
グ技術によって表面のエツチングを行うことｆこよって
表面の凸部を選択的に除去し平担度を良くする方法を用
いることができる。
半導体基板表面上ｌこ選択的ｆこ絶縁膜を形成し、その
上に半導体単結晶層を形成する工８１こおいて単結晶層
成長の成長核表面を絶縁７摸の底面より高い位置にする
ことにより、表面に平行な方向への結晶成長を容易にし
、結晶欠陥の少い絶縁膜上の半導体単結晶層（ＳＯＩ
）を形成することができる。
上に半導体単結晶層を形成する工８１こおいて単結晶層
成長の成長核表面を絶縁７摸の底面より高い位置にする
ことにより、表面に平行な方向への結晶成長を容易にし
、結晶欠陥の少い絶縁膜上の半導体単結晶層（ＳＯＩ
）を形成することができる。
ＳＯＩ基板上に半導体素子を搭載することにより、高耐
圧素子、光感応素子を含めた多種の半導体素子を集積す
ることが可能となる。ＳＯＩの結晶性が良好であるため
、横方向の素子分離間隙を小さくすることができ、単位
面積当りの素子数を大きくして高密度化できる。複数の
ＳＯＩ層を重ね合わせ素子を３次元化することもできる
。
圧素子、光感応素子を含めた多種の半導体素子を集積す
ることが可能となる。ＳＯＩの結晶性が良好であるため
、横方向の素子分離間隙を小さくすることができ、単位
面積当りの素子数を大きくして高密度化できる。複数の
ＳＯＩ層を重ね合わせ素子を３次元化することもできる
。
第１図は本発明の実施例であるエピタキシャル結晶成長
法を用いたＳＯＩ半導体基板の製造工程を説明するため
の模式的ｌこ示した工程断面図、第２、図は本発明の第
２の実施例で、多結晶シリコン層の再結晶ｔこよりＳＯ
Ｉ半導体基板を製造する工程を説明するための模式的断
面図、第３図は従来方法による選択エピタキシャル結晶
成長方法を用いたＳＯＩ半導体基板の製造工程を説明す
るための模式的断面図である。 １１．２１．３１・・・半導体重結晶基板、１２．３４
・・・絶縁膜、１３・・・異方性エツチングによる傾斜
面、１４゜２４・・熱酸化膜、１５．３５ ・ＳＯＩ
結晶成長の成長核、１６，２７．３６・・・ＳＯＩ単結
晶、２６・・多結晶シリコンｍ＜ｔたはアモルファスシ
リコン層）。
法を用いたＳＯＩ半導体基板の製造工程を説明するため
の模式的ｌこ示した工程断面図、第２、図は本発明の第
２の実施例で、多結晶シリコン層の再結晶ｔこよりＳＯ
Ｉ半導体基板を製造する工程を説明するための模式的断
面図、第３図は従来方法による選択エピタキシャル結晶
成長方法を用いたＳＯＩ半導体基板の製造工程を説明す
るための模式的断面図である。 １１．２１．３１・・・半導体重結晶基板、１２．３４
・・・絶縁膜、１３・・・異方性エツチングによる傾斜
面、１４゜２４・・熱酸化膜、１５．３５ ・ＳＯＩ
結晶成長の成長核、１６，２７．３６・・・ＳＯＩ単結
晶、２６・・多結晶シリコンｍ＜ｔたはアモルファスシ
リコン層）。
Claims (2)
- （１）選択的に形成された絶縁膜の上に半導体単結晶層
を形成するにあたり、その結晶成長の成長核となる基板
単結晶の表面を絶縁膜の表面とほゞ同じにするか、その
面より高い位置にしてエピタキシャル結晶成長を行った
ことを特徴とする絶縁分離形半導体基板の製造方法。 - （２）結晶成長の成長核と絶縁膜とを形成し、その上に
アモルファス半導体膜または多結晶半導体膜を形成して
加熱処理を行い、アモルファス層または多結晶層を単結
晶化することを特徴とする特許請求の範囲第１項記載の
絶縁分離形半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62123727A JPS63289921A (ja) | 1987-05-22 | 1987-05-22 | 絶縁分離形半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62123727A JPS63289921A (ja) | 1987-05-22 | 1987-05-22 | 絶縁分離形半導体基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63289921A true JPS63289921A (ja) | 1988-11-28 |
Family
ID=14867863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62123727A Pending JPS63289921A (ja) | 1987-05-22 | 1987-05-22 | 絶縁分離形半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63289921A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02288248A (ja) * | 1989-04-06 | 1990-11-28 | Internatl Business Mach Corp <Ibm> | Ｓｏｉ構造体及びその製造方法 |
-
1987
- 1987-05-22 JP JP62123727A patent/JPS63289921A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02288248A (ja) * | 1989-04-06 | 1990-11-28 | Internatl Business Mach Corp <Ibm> | Ｓｏｉ構造体及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0521338A (ja) | 半導体部材及び半導体部材の製造方法 | |
| JP3176072B2 (ja) | 半導体基板の形成方法 | |
| KR100353174B1 (ko) | 절연체 상 실리콘 기판 제조 방법 | |
| JP2699359B2 (ja) | 半導体基板の製造方法 | |
| JPS6155252B2 (ja) | ||
| JPS63289921A (ja) | 絶縁分離形半導体基板の製造方法 | |
| JP2690412B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
| JPS59182538A (ja) | 半導体装置およびその製造方法 | |
| JPS60193324A (ja) | 半導体基板の製造方法 | |
| JPS6047239B2 (ja) | 単結晶シリコン薄膜の製造方法 | |
| JPH05121321A (ja) | シリコンの結晶成長法 | |
| JPS60121737A (ja) | 半導体装置の素子分離方法 | |
| JPH07183372A (ja) | 半導体基板の作成方法 | |
| JPH0223628A (ja) | 半導体素子の製造方法 | |
| JP3043370B2 (ja) | 誘電体分離基板の製造方法 | |
| JPH0529214A (ja) | 半導体基板の製造方法 | |
| JPS58180019A (ja) | 半導体基体およびその製造方法 | |
| JPS62156831A (ja) | 絶縁的に分離された単結晶シリコン領域を得る方法 | |
| JP2932544B2 (ja) | 誘電体分離基板の製造方法 | |
| JPH09121039A (ja) | 半導体部材 | |
| JPS5934626A (ja) | 半導体膜形成方法 | |
| KR20080062508A (ko) | 절연체 위에 단결정 실리콘층을 성장시키는 방법 및 이를이용한 ｓｏｉ 기판의 제조 방법 | |
| KR100361525B1 (ko) | 반도체기판형성방법 | |
| JP2527015B2 (ja) | 半導体膜の製造方法 | |
| JPH0152908B2 (ja) |