JPS6328618Y2 - - Google Patents
Info
- Publication number
- JPS6328618Y2 JPS6328618Y2 JP1982090374U JP9037482U JPS6328618Y2 JP S6328618 Y2 JPS6328618 Y2 JP S6328618Y2 JP 1982090374 U JP1982090374 U JP 1982090374U JP 9037482 U JP9037482 U JP 9037482U JP S6328618 Y2 JPS6328618 Y2 JP S6328618Y2
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- wiring board
- ceramic wiring
- waveform observation
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000919 ceramic Substances 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 3
- 238000005476 soldering Methods 0.000 claims description 2
- 239000000523 sample Substances 0.000 description 12
- 229910000679 solder Inorganic materials 0.000 description 6
- 239000000969 carrier Substances 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 1
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Measuring Leads Or Probes (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【考案の詳細な説明】
この考案は、波形観測に必要とするマルチチツ
プ集積回路用セラミツク配線基板に関する。
プ集積回路用セラミツク配線基板に関する。
この種のセラミツク配線基板の従来例に第１，
２及び３図に示すものがある。即ち、セラミツク
配線基板２に複数のチツプキヤリヤ１を配設さ
せ、該キヤリヤの接続電極３と前記基板の接続電
極４とは半田６で接続させてなつている。なお、
５で示すマークは前記チツプキヤリヤの電極番号
を示している。このようなセラミツク配線基板２
においては、チツプキヤリヤ１の入出力信号の波
形観測は、キヤリヤ接続電極３及び基板接続電極
４にプローブを接続させることで行なつている
が、そのために次記するような不具合が起るとさ
れている。即ち、接続電極間の間隔が狭少である
ので、半田付部分で波形観測を行なうと半田ブリ
ツジを誘発する危険性が高く、また接続電極の幅
が狭い上に、平たんな金属板で形成されているか
ら、半田付の無い金属部分にプローブを保持する
ことが困難であるという不具合がある。
２及び３図に示すものがある。即ち、セラミツク
配線基板２に複数のチツプキヤリヤ１を配設さ
せ、該キヤリヤの接続電極３と前記基板の接続電
極４とは半田６で接続させてなつている。なお、
５で示すマークは前記チツプキヤリヤの電極番号
を示している。このようなセラミツク配線基板２
においては、チツプキヤリヤ１の入出力信号の波
形観測は、キヤリヤ接続電極３及び基板接続電極
４にプローブを接続させることで行なつている
が、そのために次記するような不具合が起るとさ
れている。即ち、接続電極間の間隔が狭少である
ので、半田付部分で波形観測を行なうと半田ブリ
ツジを誘発する危険性が高く、また接続電極の幅
が狭い上に、平たんな金属板で形成されているか
ら、半田付の無い金属部分にプローブを保持する
ことが困難であるという不具合がある。
この考案は、このような従来技術の欠点を除去
するためになされたもので、接続電極のほかに波
形観測用電極を付設して波形観測時の故障のおそ
れをなくすることにより、安定した波形観測を実
現できるセラミツク配線基板を提供することを目
的としている。
するためになされたもので、接続電極のほかに波
形観測用電極を付設して波形観測時の故障のおそ
れをなくすることにより、安定した波形観測を実
現できるセラミツク配線基板を提供することを目
的としている。
つぎに、この考案を図面によつて説明すれば、
第４，５および６図において、複数のチツプキヤ
リヤ１のチツプキヤリヤ接続電極３を半田６で基
板接続電極４に接続してあるセラミツク配線基板
２′の前記基板接続電極４の外側に別の波形観測
用電極７を夫々配設し、この別の電極７と前記基
板接続電極４とをセラミツク内パターン９で接続
するとともに、前記波形観測用電極７相互間のセ
ラミツク配線基板表面にプローブリード用溝８を
配設して該電極各々を絶縁し、さらに波形観測用
電極７の夫々にプローブ固定穴１０を穿設させて
なるものである。
第４，５および６図において、複数のチツプキヤ
リヤ１のチツプキヤリヤ接続電極３を半田６で基
板接続電極４に接続してあるセラミツク配線基板
２′の前記基板接続電極４の外側に別の波形観測
用電極７を夫々配設し、この別の電極７と前記基
板接続電極４とをセラミツク内パターン９で接続
するとともに、前記波形観測用電極７相互間のセ
ラミツク配線基板表面にプローブリード用溝８を
配設して該電極各々を絶縁し、さらに波形観測用
電極７の夫々にプローブ固定穴１０を穿設させて
なるものである。
したがつて、この考案によれば、波形観測に際
しては、波形観測用電極７のプローブ固定穴１０
に図示しないプローブの先端を固定することによ
つて行なうものであり、さらに隣接電極の波形観
測を連続して行なう場合には、該プローブをプロ
ーブリード用溝８内に沿つて隣接電極まで移動さ
せて行なうものであつて、ともにチツプキヤリヤ
の実装を目的とした接続電極に触接することなし
に、波形観測を行なうことができる。そのため
に、従来行なわれていた狭少間隔の接続電極間の
半田付部分での波形観測のように故障の危険がな
い上に、プローブ保持が安定して容易、確実に波
形観測が行なえる。
しては、波形観測用電極７のプローブ固定穴１０
に図示しないプローブの先端を固定することによ
つて行なうものであり、さらに隣接電極の波形観
測を連続して行なう場合には、該プローブをプロ
ーブリード用溝８内に沿つて隣接電極まで移動さ
せて行なうものであつて、ともにチツプキヤリヤ
の実装を目的とした接続電極に触接することなし
に、波形観測を行なうことができる。そのため
に、従来行なわれていた狭少間隔の接続電極間の
半田付部分での波形観測のように故障の危険がな
い上に、プローブ保持が安定して容易、確実に波
形観測が行なえる。
なお、前述実施例ではチツプキヤリヤが半田付
でセラミツク配線基板に装着してある場合につい
て説述したが、複数の半導体チツプがフエイスダ
ウンボンデイングによつてセラミツク配線基板に
取付けられている場合でも同様に適用できること
はいうまでもない。
でセラミツク配線基板に装着してある場合につい
て説述したが、複数の半導体チツプがフエイスダ
ウンボンデイングによつてセラミツク配線基板に
取付けられている場合でも同様に適用できること
はいうまでもない。
なおまた、前述実施例では複数のチツプキヤリ
ヤが実装されたセラミツク配線基板におけるLSI
入出力信号の波形観測に関する用途について説明
したが、この考案に係る波形観測用電極は、前述
波形観測のほかに、ジヤンパ接続端子としても、
実装LSIがECL素子のときの終端抵抗接続ジヤン
パ配線用電極としても、またLSI実装セラミツク
モジユールの単体試験時のテストデータ入出力用
テスト電極としても夫々利用可能である。
ヤが実装されたセラミツク配線基板におけるLSI
入出力信号の波形観測に関する用途について説明
したが、この考案に係る波形観測用電極は、前述
波形観測のほかに、ジヤンパ接続端子としても、
実装LSIがECL素子のときの終端抵抗接続ジヤン
パ配線用電極としても、またLSI実装セラミツク
モジユールの単体試験時のテストデータ入出力用
テスト電極としても夫々利用可能である。
上述したように、この考案は、従来の接続電極
のほかに、多目的な観測用電極を付設したセラミ
ツク配線基板であるので、プローブを接続電極に
触接させる必要がなくなるから、半田ブリツジの
危険性が非常に少なくなる上に、前記半田ブリツ
ジによる故障の修理は多くの工数を要するととも
に配線基板および実装チツプキヤリヤを破損させ
るおそれがあるが、該故障修理の機会をなくさせ
ることになるので安定、かつ確実な使用ができ、
さらに前述した故障発生のおそれがあるために制
限されていたセラミツク配線基板のテスト方法お
よび内容が、波形観測用電極を使用することによ
つて、大幅に充実させられて拡張できるなど、多
くの実益をもつている。
のほかに、多目的な観測用電極を付設したセラミ
ツク配線基板であるので、プローブを接続電極に
触接させる必要がなくなるから、半田ブリツジの
危険性が非常に少なくなる上に、前記半田ブリツ
ジによる故障の修理は多くの工数を要するととも
に配線基板および実装チツプキヤリヤを破損させ
るおそれがあるが、該故障修理の機会をなくさせ
ることになるので安定、かつ確実な使用ができ、
さらに前述した故障発生のおそれがあるために制
限されていたセラミツク配線基板のテスト方法お
よび内容が、波形観測用電極を使用することによ
つて、大幅に充実させられて拡張できるなど、多
くの実益をもつている。
第１図は、従来のセラミツク配線基板の斜視
図、第２図は、同じく接続電極部分の要部拡大斜
視図、第３図は、同じく接続電極部分の要部縦断
側面図、第４図は、この考案の実施例を示す要部
拡大斜視図、第５図は、同じく波形観測用電極部
分の要部縦断側面図、第６図は、同じく波形観測
電極部分の要部拡大斜視図である。 １……チツプキヤリヤ、２……従来セラミツク
配線基板、２′……この考案に係るセラミツク配
線基板、３……チツプキヤリア接続電極、４……
基板接続電極、５……接続電極番号マーク、６…
…半田、７……波形観測用電極、８……プローブ
リード用溝、９……セラミツク用パターン、１０
……プローブ固定穴。
図、第２図は、同じく接続電極部分の要部拡大斜
視図、第３図は、同じく接続電極部分の要部縦断
側面図、第４図は、この考案の実施例を示す要部
拡大斜視図、第５図は、同じく波形観測用電極部
分の要部縦断側面図、第６図は、同じく波形観測
電極部分の要部拡大斜視図である。 １……チツプキヤリヤ、２……従来セラミツク
配線基板、２′……この考案に係るセラミツク配
線基板、３……チツプキヤリア接続電極、４……
基板接続電極、５……接続電極番号マーク、６…
…半田、７……波形観測用電極、８……プローブ
リード用溝、９……セラミツク用パターン、１０
……プローブ固定穴。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 半導体集積回路チツプが表面実装されるよう
に該半導体集積回路チツプの電極に対応してパ
ターン化された接続電極を備えたセラミツク配
線基板において、前記接続電極の他に基板内で
それぞれ対応する接続電極にパターン接続され
た波形観測用電極が基板表面に配設され、該波
形観測用電極の表面略中央部にくさび形の窪み
を有し、さらに隣接した波形観測用電極の窪み
を継ぐ溝を基板表面に連設したことを特徴とす
るセラミツク配線基板。 (2) 前記表面実装がベアチツプを基板表面にフエ
イスダウンボンデイングすることによつて行わ
れる実用新案登録請求の範囲第１項のセラミツ
ク配線基板。 (3) 前記表面実装がチツプキヤリアを介して基板
表面に半田付けされることによつて行われる実
用新案登録請求の範囲第１項のセラミツク配線
基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9037482U JPS58193656U (ja) | 1982-06-17 | 1982-06-17 | セラミツク配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9037482U JPS58193656U (ja) | 1982-06-17 | 1982-06-17 | セラミツク配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58193656U JPS58193656U (ja) | 1983-12-23 |
| JPS6328618Y2 true JPS6328618Y2 (ja) | 1988-08-02 |
Family
ID=30098893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9037482U Granted JPS58193656U (ja) | 1982-06-17 | 1982-06-17 | セラミツク配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58193656U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990016141A1 (fr) * | 1989-06-16 | 1990-12-27 | Fujitsu Limited | Carte de circuits imprimes et procede de montage de parties de circuits |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53145062A (en) * | 1977-05-23 | 1978-12-16 | Fujitsu Ltd | Wiring substrate easily capable of modifying wiring |
-
1982
- 1982-06-17 JP JP9037482U patent/JPS58193656U/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53145062A (en) * | 1977-05-23 | 1978-12-16 | Fujitsu Ltd | Wiring substrate easily capable of modifying wiring |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990016141A1 (fr) * | 1989-06-16 | 1990-12-27 | Fujitsu Limited | Carte de circuits imprimes et procede de montage de parties de circuits |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58193656U (ja) | 1983-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4812742A (en) | Integrated circuit package having a removable test region for testing for shorts and opens | |
| US5744383A (en) | Integrated circuit package fabrication method | |
| US4843191A (en) | Interconnection technique using dielectric layers | |
| JPS6328618Y2 (ja) | ||
| JPS59144155A (ja) | 集積回路パツケ−ジ | |
| JP2712100B2 (ja) | 多層配線基板 | |
| JPS6380595A (ja) | プリント配線板 | |
| US5880591A (en) | System for circuit modules having a plurality of independently positionable probes | |
| JP3867875B2 (ja) | 半導体装置 | |
| JPH10242597A (ja) | プリント配線板 | |
| JPH0482244A (ja) | 半導体集積回路装置およびその配線変更方法 | |
| JP2001085826A (ja) | 配線基板 | |
| KR0117115Y1 (ko) | 웨이퍼 테스트용 프로브 카드 | |
| JPH0534128Y2 (ja) | ||
| JPH04116943A (ja) | テープキャリヤボンディング構造 | |
| JPH0617329Y2 (ja) | フレキシブルプリント基板 | |
| JPH02295144A (ja) | 集積回路 | |
| JPS60759A (ja) | 半導体素子キヤリア | |
| JP2639342B2 (ja) | 電子部品搭載用パッド並びにパッド及び電子部品の検査方法 | |
| KR20060075070A (ko) | 테스트용 ｆｂｇａ 패키지 메모리 모듈 | |
| JPH07202074A (ja) | 半導体装置用多層セラミックパッケージ | |
| JPS6318688A (ja) | セラミツクパツケ−ジ | |
| JPH02248876A (ja) | プリント基盤テスト用のスーパーアダプタ | |
| JPS63175459A (ja) | 高密度多層配線基板実装構造 | |
| JPS6372076A (ja) | コネクタ |