JPS63285085A - テレビジヨン信号のdpcmコード化装置 - Google Patents
テレビジヨン信号のdpcmコード化装置Info
- Publication number
- JPS63285085A JPS63285085A JP63101208A JP10120888A JPS63285085A JP S63285085 A JPS63285085 A JP S63285085A JP 63101208 A JP63101208 A JP 63101208A JP 10120888 A JP10120888 A JP 10120888A JP S63285085 A JPS63285085 A JP S63285085A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- adder
- signal
- image point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims description 39
- 238000013139 quantization Methods 0.000 claims description 8
- 230000008054 signal transmission Effects 0.000 claims description 2
- 238000011156 evaluation Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229930091051 Arenine Natural products 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/593—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving spatial prediction techniques
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ディジタル化された像点信号からそれぞれ
推定値が差し引かれ、また得られた差信号が量子化およ
びコード化の後に信号伝送のために利用されるテレビジ
ョン信号のDPCMコード化のための装置であって、量
子化された差信号および推定値から再構成された像点信
号を形成するための第1の加算器と、リミッタ装置と、
推定値を形成するための予測器と、差信号を形成するた
めの減算器とを有する再帰的信号経路を含んでいる装置
に関するものである。
推定値が差し引かれ、また得られた差信号が量子化およ
びコード化の後に信号伝送のために利用されるテレビジ
ョン信号のDPCMコード化のための装置であって、量
子化された差信号および推定値から再構成された像点信
号を形成するための第1の加算器と、リミッタ装置と、
推定値を形成するための予測器と、差信号を形成するた
めの減算器とを有する再帰的信号経路を含んでいる装置
に関するものである。
たとえば米国電気電子学会論文集(Proc、 IEE
E)、第73巻、第4号、1985年4月、第592〜
598頁、特にその第1図、第2図および第4図から公
知の上記種類の装置は、本願の第3図に示されている原
理回路図により説明される。装置の入力端1には、図示
されていないサンプル・アンド・ホールド回路を介して
供給されるディジタル化された像点信号Sの列が与えら
れる。データフローを減するため、たとえば像質を悪化
させることなくビット伝送速度を低くし得、るように、
像信号の冗長で重要でない成分を抜き出すように努めら
れている。これは、詳細には、相続く像点信号が受信地
点に通ずる伝送チャネルを介して伝送されるのではなく
、それぞれ現在の像点信号Sと先行の像点信号に基づい
て予測器内で求められた推定値Sとの間の差形成により
形成される差信号のみが伝送されることにより行われる
。このような方法は差パルスコード変m (DPCM)
とも呼ばれる。
E)、第73巻、第4号、1985年4月、第592〜
598頁、特にその第1図、第2図および第4図から公
知の上記種類の装置は、本願の第3図に示されている原
理回路図により説明される。装置の入力端1には、図示
されていないサンプル・アンド・ホールド回路を介して
供給されるディジタル化された像点信号Sの列が与えら
れる。データフローを減するため、たとえば像質を悪化
させることなくビット伝送速度を低くし得、るように、
像信号の冗長で重要でない成分を抜き出すように努めら
れている。これは、詳細には、相続く像点信号が受信地
点に通ずる伝送チャネルを介して伝送されるのではなく
、それぞれ現在の像点信号Sと先行の像点信号に基づい
て予測器内で求められた推定値Sとの間の差形成により
形成される差信号のみが伝送されることにより行われる
。このような方法は差パルスコード変m (DPCM)
とも呼ばれる。
DPCMコード化のために必要な差形成は、第1の入力
端で入力端1と、また第2の入力端で予測器3と接続さ
れている減算器2において行われる。推定誤差とも呼ば
れる各差信号Δは量子化器4内で量子化され、その際に
生ずる量子化誤差qを含んでいる差信号Δ、−Δ十、が
コーダー5においてコード化され、また出力端6を介し
て伝送チャネルに供給される。推定値Sを形成するため
、量子化器4の出力側の回路点7から出発して、第1の
加算器8、リミッタ装置9および予測器3を含み、また
減算器2の第2の入力端に導かれている信号経路が設け
られている。予測器3の出力端はさらに第1の加算器8
の第2の入力端と接続されており、第1の加算器8は量
子化された差信号Δ9と推定値tとの加算によりいわゆ
る再構成された像点信号Sllを形成する。各現在の像
点信号Sに対して予測器3が先行の像点信号の少なくと
も1つから推定値谷を形成する。
端で入力端1と、また第2の入力端で予測器3と接続さ
れている減算器2において行われる。推定誤差とも呼ば
れる各差信号Δは量子化器4内で量子化され、その際に
生ずる量子化誤差qを含んでいる差信号Δ、−Δ十、が
コーダー5においてコード化され、また出力端6を介し
て伝送チャネルに供給される。推定値Sを形成するため
、量子化器4の出力側の回路点7から出発して、第1の
加算器8、リミッタ装置9および予測器3を含み、また
減算器2の第2の入力端に導かれている信号経路が設け
られている。予測器3の出力端はさらに第1の加算器8
の第2の入力端と接続されており、第1の加算器8は量
子化された差信号Δ9と推定値tとの加算によりいわゆ
る再構成された像点信号Sllを形成する。各現在の像
点信号Sに対して予測器3が先行の像点信号の少なくと
も1つから推定値谷を形成する。
第4図のように、テレビジョン像mのなかで行nに位置
する現在の像点をXと呼び、その直前に走査された像点
をAと呼び、先行の行n−1のXに相応する像点をCと
呼び、またCに隣接してその直前または直後に走査され
た像点をBおよびDと呼び、さらに先行の像m−1の相
応の像点をX′およびA′ないしD′と呼ぶことにすれ
ば、下記のように言うことができる。Xの像点信号に対
する推定値曾を形成するため、点AないしDの少なくと
も1つの像点信号を利用することができ、その際には二
次元(2D)予測が行われる。その上に追加的にまたは
専ら像点X′およびA′ないしD′の少なくとも1つの
像点信号を使用すれば、三次元(3D)予測が行われる
。前者の場合には推定値Sはたとえば2D推定式 %式%( により求められ、後者の場合には3D推定式3 a+t
sX・ (2)に
より求められる。ここで、sAは像点Aの再構成された
像点信号、S、は像点Bの再構成された像点信号(以下
同様)、また係数α、β、γ・およびδは個々の像点信
号に対応付けられている評価係数である。推定式(2)
は、周囲の像点に対する現在の像点Xの“アクティビテ
ィ”とも呼ばれるコントラストが小さい場合に推奨され
る。
する現在の像点をXと呼び、その直前に走査された像点
をAと呼び、先行の行n−1のXに相応する像点をCと
呼び、またCに隣接してその直前または直後に走査され
た像点をBおよびDと呼び、さらに先行の像m−1の相
応の像点をX′およびA′ないしD′と呼ぶことにすれ
ば、下記のように言うことができる。Xの像点信号に対
する推定値曾を形成するため、点AないしDの少なくと
も1つの像点信号を利用することができ、その際には二
次元(2D)予測が行われる。その上に追加的にまたは
専ら像点X′およびA′ないしD′の少なくとも1つの
像点信号を使用すれば、三次元(3D)予測が行われる
。前者の場合には推定値Sはたとえば2D推定式 %式%( により求められ、後者の場合には3D推定式3 a+t
sX・ (2)に
より求められる。ここで、sAは像点Aの再構成された
像点信号、S、は像点Bの再構成された像点信号(以下
同様)、また係数α、β、γ・およびδは個々の像点信
号に対応付けられている評価係数である。推定式(2)
は、周囲の像点に対する現在の像点Xの“アクティビテ
ィ”とも呼ばれるコントラストが小さい場合に推奨され
る。
〔発明が解決しようとするUIl、B〕本発明の課題は
、冒頭に記載した種類の装置であって、迅速な信号処理
が保証されている装置を提供することである。
、冒頭に記載した種類の装置であって、迅速な信号処理
が保証されている装置を提供することである。
この課題は、本発明によれば、請求項1の特徴部分に記
載の手段によって解決される。
載の手段によって解決される。
本発明の好ましい実施態様は請求項2および3にあげら
れている。
れている。
本発明により得られる利点は特に、量子化された差信号
Δ、の形成の際に要する量子化時間が減ぜられることに
ある0本発明による装置は2D−DPCMコード化法に
使用するのにも3D−DPCMコード化法に使用するの
にも適している0本装置は比較的簡単な仕方で集積回路
技術により半導体基板上に実現され得る。
Δ、の形成の際に要する量子化時間が減ぜられることに
ある0本発明による装置は2D−DPCMコード化法に
使用するのにも3D−DPCMコード化法に使用するの
にも適している0本装置は比較的簡単な仕方で集積回路
技術により半導体基板上に実現され得る。
以下、図面に示されている好ましい実施例により本発明
を一層詳細に説明する。
を一層詳細に説明する。
第1図には、第3図に示されているDPCMコーダーの
基本構成から出発する本発明による装置が示されている
。その際に、第3図により既に説明した第1図中の回路
部分には同一の符号が付されている。量子化器4は主と
して2つのプログラム可能な論理装置10および11か
ら成っており、論理装置lOはアンドレベル12および
オアレベル13を含んでいる。加算器2の出力端から出
発する(9ビツトの語幅の際には)9つの導線のうち、
ディジタル信号の2の補数表示の際には、制御装置14
と接続されている第1の導線2aには符号を示すビット
が伝達され、その他の8つの導線は論理装置10のアン
ドレベルI2と対応付けられている8つの入力導線15
と接続されている。
基本構成から出発する本発明による装置が示されている
。その際に、第3図により既に説明した第1図中の回路
部分には同一の符号が付されている。量子化器4は主と
して2つのプログラム可能な論理装置10および11か
ら成っており、論理装置lOはアンドレベル12および
オアレベル13を含んでいる。加算器2の出力端から出
発する(9ビツトの語幅の際には)9つの導線のうち、
ディジタル信号の2の補数表示の際には、制御装置14
と接続されている第1の導線2aには符号を示すビット
が伝達され、その他の8つの導線は論理装置10のアン
ドレベルI2と対応付けられている8つの入力導線15
と接続されている。
符号16を付されているのは、オアレベル13をアンド
レベル12と接続する積項導線である。その際にオアレ
ベル13には、符号17を付されている9つの出力導線
が対応付けられている。これらはマルチプレクサ18の
上側の9つの入力端と接続されている。プログラム可能
な論理装置11も論理装置lOと同様に構成されている
。この論理装!11は、同じく減算器2の8つの出力導
線と接続されている8つの入力導線19を存する。
レベル12と接続する積項導線である。その際にオアレ
ベル13には、符号17を付されている9つの出力導線
が対応付けられている。これらはマルチプレクサ18の
上側の9つの入力端と接続されている。プログラム可能
な論理装置11も論理装置lOと同様に構成されている
。この論理装!11は、同じく減算器2の8つの出力導
線と接続されている8つの入力導線19を存する。
アンドレベル20は積項導線22を介してオアレベル2
1と接続されている。オアレベル21には、マルチプレ
クサ18の下側の9つの入力端と接続されている9つの
出力導線23が対応付けられている。マルチプレクサ1
8の9つの出力導線24はコーダー5の入力端および加
算器8の第1の入力端に通じている。マルチプレクサ1
8は制御装置14により、論理装置10の出力導線17
もしくは論理装置tllの出力導線23が出力導線24
に通過接続されるように制御される。コーダー5の出力
端は装置全体の出力端6を形成している。
1と接続されている。オアレベル21には、マルチプレ
クサ18の下側の9つの入力端と接続されている9つの
出力導線23が対応付けられている。マルチプレクサ1
8の9つの出力導線24はコーダー5の入力端および加
算器8の第1の入力端に通じている。マルチプレクサ1
8は制御装置14により、論理装置10の出力導線17
もしくは論理装置tllの出力導線23が出力導線24
に通過接続されるように制御される。コーダー5の出力
端は装置全体の出力端6を形成している。
論理装置10に供給されたデータの処理は、減算器2か
ら出力されて入力導線15を経てアンドレベル12に到
達した、絶対値が所与の値範囲のなかにあるすべての差
信号が、これらの値範囲に対して特有の、出力導線17
に与えられる正の信号値に変換されるように行われる。
ら出力されて入力導線15を経てアンドレベル12に到
達した、絶対値が所与の値範囲のなかにあるすべての差
信号が、これらの値範囲に対して特有の、出力導線17
に与えられる正の信号値に変換されるように行われる。
その際に論理装置lOに供給された差信号は論理装置1
0において、あたかもそれらがそれぞれ正の符号ををす
るかのように、すなわちそれらの実際の符号に無関係に
処理される。多数のこのような値範囲が出力導線17上
の同数の正の特有の信号値と向かい合っている。これら
の信号値は常に正であるので、出力導線17の符号ビッ
トを伝送する導線は固定的に論理“0″で占められてい
る。
0において、あたかもそれらがそれぞれ正の符号ををす
るかのように、すなわちそれらの実際の符号に無関係に
処理される。多数のこのような値範囲が出力導線17上
の同数の正の特有の信号値と向かい合っている。これら
の信号値は常に正であるので、出力導線17の符号ビッ
トを伝送する導線は固定的に論理“0″で占められてい
る。
他方において、減算器2から出力されて入力導線19を
経てアンドレベル20に到達した、絶対値が所与の値範
囲のなかにあるすべての差信号は、これらの値範囲に対
して特有の、出力導線23上の負の信号値に変換される
。従って、論理装置11に供給された差信号は論理装置
11において、あたかもそれらがそれぞれ負の符号を存
するかのように、すなわちそれらの実際の符号に無関係
に処理される。多数のこのような値範囲が出力導線23
上の同数の負の特有の信号値と向かい合っている。これ
らの信号値は常に負であるので、出力導線23の符号ビ
ットを伝送する導線は固定的に論理“1″で占められて
いる。
経てアンドレベル20に到達した、絶対値が所与の値範
囲のなかにあるすべての差信号は、これらの値範囲に対
して特有の、出力導線23上の負の信号値に変換される
。従って、論理装置11に供給された差信号は論理装置
11において、あたかもそれらがそれぞれ負の符号を存
するかのように、すなわちそれらの実際の符号に無関係
に処理される。多数のこのような値範囲が出力導線23
上の同数の負の特有の信号値と向かい合っている。これ
らの信号値は常に負であるので、出力導線23の符号ビ
ットを伝送する導線は固定的に論理“1″で占められて
いる。
1つの信号値が減算器2の出力端から出力されると、こ
の信号値は入力導線15を経て論理装置10にも入力導
線19を経て論理装置11にも供給され、また両論理装
置のなかで処理され、その際に論理装置10における処
理には正の符号が、また論理装置!!11における処理
には負の符号が基礎とされる。減算器2から出力された
差信号の実際の符号は、マルチプレクサ18が制御装置
14を介して、正の符号の場合には出力導線17が、ま
た負の符号の場合には出力導線23がマルチプレクサ1
&の出力導線24に通過接続されるように制御されるこ
とにより考慮される。減算器2から出力された差信号を
それぞれ相異なる作為の符号を有する両輪埋装ff1o
および1■において同時に処理し、またマルチプレクサ
18により正しい結果を選択することは量子化時間の顕
著な短縮に通ずる。なぜならば、論理装置は8つの入力
導線を経て駆動されるだけでよく、本来必要な第9の入
力導線は直接にマルチプレクサ18の制御のために使用
されるからである。論理装置10および11におけるの
差信号の前記の処理の結果として、量子化特性曲線の正
の分枝が論理装置10において、また量子化特性曲線の
負の分枝が論理装置11において完成されてることにな
る。
の信号値は入力導線15を経て論理装置10にも入力導
線19を経て論理装置11にも供給され、また両論理装
置のなかで処理され、その際に論理装置10における処
理には正の符号が、また論理装置!!11における処理
には負の符号が基礎とされる。減算器2から出力された
差信号の実際の符号は、マルチプレクサ18が制御装置
14を介して、正の符号の場合には出力導線17が、ま
た負の符号の場合には出力導線23がマルチプレクサ1
&の出力導線24に通過接続されるように制御されるこ
とにより考慮される。減算器2から出力された差信号を
それぞれ相異なる作為の符号を有する両輪埋装ff1o
および1■において同時に処理し、またマルチプレクサ
18により正しい結果を選択することは量子化時間の顕
著な短縮に通ずる。なぜならば、論理装置は8つの入力
導線を経て駆動されるだけでよく、本来必要な第9の入
力導線は直接にマルチプレクサ18の制御のために使用
されるからである。論理装置10および11におけるの
差信号の前記の処理の結果として、量子化特性曲線の正
の分枝が論理装置10において、また量子化特性曲線の
負の分枝が論理装置11において完成されてることにな
る。
第2図には、主として予測器3の特別な構成により第1
図と相違する本発明により構成された2D−DPCMコ
ーダーが示されている。第2図中の予測器は関係式(1
)に相当する2D推定式に従って動作するので、この予
測器は、リミッタ9の出力端から、クロックパルス電圧
を与えられるレジスタ26と評価係数αによる信号評価
を行う評価器26aとを経て、出力端で減算器2の第2
の入力端および加算器8の第2の入力端と接続されてい
る加算器27の第1の入力端へ延びている第1の回路枝
路25を有する0回路枝路25を経て加算器27の第1
の入力端に像点Aにより得られる推定値Sの信号成分s
1が供給される。第2の回路枝路28はリミッタ9の出
力端から加算器27の第2の入力端へ延びており、また
像点B、CおよびDにより得られる第2の信号成分令、
を導き出す役割をする。その際に信号成分/%tは複数
の構成要素から成っており、第1の構成要素は遅延回路
29と、係数βによる評価を行う評価130と、遅延回
路31、加算器32、遅延回路33、加算器34および
遅延回路35の連鎖回路とを経て導き出される。
図と相違する本発明により構成された2D−DPCMコ
ーダーが示されている。第2図中の予測器は関係式(1
)に相当する2D推定式に従って動作するので、この予
測器は、リミッタ9の出力端から、クロックパルス電圧
を与えられるレジスタ26と評価係数αによる信号評価
を行う評価器26aとを経て、出力端で減算器2の第2
の入力端および加算器8の第2の入力端と接続されてい
る加算器27の第1の入力端へ延びている第1の回路枝
路25を有する0回路枝路25を経て加算器27の第1
の入力端に像点Aにより得られる推定値Sの信号成分s
1が供給される。第2の回路枝路28はリミッタ9の出
力端から加算器27の第2の入力端へ延びており、また
像点B、CおよびDにより得られる第2の信号成分令、
を導き出す役割をする。その際に信号成分/%tは複数
の構成要素から成っており、第1の構成要素は遅延回路
29と、係数βによる評価を行う評価130と、遅延回
路31、加算器32、遅延回路33、加算器34および
遅延回路35の連鎖回路とを経て導き出される。
遅延回路29が式(z−2)T(ここヱzはテレビジラ
ン行あたりの像点の数、Tはクロックパルス周期)に相
当する遅延を生ずると仮定し、また好ましくはクロック
ド−レジスタとして構成された遅延回路31,33およ
び35がそれぞれ1つのクロックパルス周期に相当する
遅延を生ずると仮定すると、像点Bから?8の第1の構
成要素が導き出されることがわかる。係数βにより評価
する評価器36を介して遅延回路29の出力端から取り
出され加算器32の入力端に供給される第2の構成要素
は像点Cからの信号成分S!の関係を表し、また評価器
37(係数δ)を介して遅延回路29の出力端から導き
出される構成要素は像点りの影響を表す、推定値Sは両
信号成分S、および↑8の和から成っている。
ン行あたりの像点の数、Tはクロックパルス周期)に相
当する遅延を生ずると仮定し、また好ましくはクロック
ド−レジスタとして構成された遅延回路31,33およ
び35がそれぞれ1つのクロックパルス周期に相当する
遅延を生ずると仮定すると、像点Bから?8の第1の構
成要素が導き出されることがわかる。係数βにより評価
する評価器36を介して遅延回路29の出力端から取り
出され加算器32の入力端に供給される第2の構成要素
は像点Cからの信号成分S!の関係を表し、また評価器
37(係数δ)を介して遅延回路29の出力端から導き
出される構成要素は像点りの影響を表す、推定値Sは両
信号成分S、および↑8の和から成っている。
クロックパルス電圧を与えられるもう1つのレジスタ3
8が入力端Iに対して直列に配置されている。クロック
パルス周期iの開始時にレジスタ38のなかには、たと
えば像点Xに相応する現在の像点信号Sが、またレジス
タ26には、直前に走査された像点Aの再構成された像
点信号が記憶されている。後者は、考察しているクロッ
クパルス周期の経過中に係数αによる評価の後に加算器
27において、回路部分29ないし35を介して伝送さ
れる信号成分省、に加算され、またその後に加算結果が
減算器2において現在の像点信号Sから差し引かれる。
8が入力端Iに対して直列に配置されている。クロック
パルス周期iの開始時にレジスタ38のなかには、たと
えば像点Xに相応する現在の像点信号Sが、またレジス
タ26には、直前に走査された像点Aの再構成された像
点信号が記憶されている。後者は、考察しているクロッ
クパルス周期の経過中に係数αによる評価の後に加算器
27において、回路部分29ないし35を介して伝送さ
れる信号成分省、に加算され、またその後に加算結果が
減算器2において現在の像点信号Sから差し引かれる。
こうして得られた差信号Δを量子化器4において量子化
した後、量子化された差信号Δ9が加算器8において推
定値Sに加算され、またXからの再構成された像点信号
を表すリミッタ9内で制限された加算結果がレジスタ2
6の入力端に供給される0次回のクロックパルス周期i
+1の開始時に上記の信号がレジスタ26に記憶され、
また同時にレジスタ3日からすぐ次の現在の像点信号S
が相応の処理のために+11備される。
した後、量子化された差信号Δ9が加算器8において推
定値Sに加算され、またXからの再構成された像点信号
を表すリミッタ9内で制限された加算結果がレジスタ2
6の入力端に供給される0次回のクロックパルス周期i
+1の開始時に上記の信号がレジスタ26に記憶され、
また同時にレジスタ3日からすぐ次の現在の像点信号S
が相応の処理のために+11備される。
第1図は本発明の第1の実施例の回路図、第2図は本発
明の第2の実施例の回路図、第3図はDPCMコード化
のための公知の装置の原理回路図、第4図は第1図を説
明するために2つの相続くテレビジ舊ン像の個々の像点
を示す図である。 1・・・入力端 2・・・減算器 2a・・・導線 3・・・予測器 4・・・量子化器 5・・・コーダー 6・・・出力端 7・・・回路点 8・・・第1の加算器 9・・・リミッタ装置 10.11・・・プログラム可能な論理回路12・・・
論理回路10のアンドレベルI3・・・論理回路10の
オアレベル 14・・・制御装置 15・・・論理回路10の入力導線 16・・・積項導線 17・・・論理回路lOの出力導線 18・・・マルチプレクサ 19・・・論理回路11の入力導線 20・・・論理回路11のアンドレベル21・・・論理
回路11のオアレベル 22・・・積項導線 23・・・論理回路11の出力導線 24・・・マルチプレクサ18の出力導線25・・・予
測器3の回路枝路 26・・・レジスタ 26a・・・評価器 27・・・加算器 28・・・予測器3の回路枝路 29・・・遅延回路 30・・・評価器 31・・・遅延回路 32・・・加算器 33・・・遅延回路 34・・・加算器 35・・・遅延回路 36.37・・・評価器 38・・・レジスタ A、B、C,D・・・先に走査された像点X・・・現在
の像点 FIG 3 FIG4
明の第2の実施例の回路図、第3図はDPCMコード化
のための公知の装置の原理回路図、第4図は第1図を説
明するために2つの相続くテレビジ舊ン像の個々の像点
を示す図である。 1・・・入力端 2・・・減算器 2a・・・導線 3・・・予測器 4・・・量子化器 5・・・コーダー 6・・・出力端 7・・・回路点 8・・・第1の加算器 9・・・リミッタ装置 10.11・・・プログラム可能な論理回路12・・・
論理回路10のアンドレベルI3・・・論理回路10の
オアレベル 14・・・制御装置 15・・・論理回路10の入力導線 16・・・積項導線 17・・・論理回路lOの出力導線 18・・・マルチプレクサ 19・・・論理回路11の入力導線 20・・・論理回路11のアンドレベル21・・・論理
回路11のオアレベル 22・・・積項導線 23・・・論理回路11の出力導線 24・・・マルチプレクサ18の出力導線25・・・予
測器3の回路枝路 26・・・レジスタ 26a・・・評価器 27・・・加算器 28・・・予測器3の回路枝路 29・・・遅延回路 30・・・評価器 31・・・遅延回路 32・・・加算器 33・・・遅延回路 34・・・加算器 35・・・遅延回路 36.37・・・評価器 38・・・レジスタ A、B、C,D・・・先に走査された像点X・・・現在
の像点 FIG 3 FIG4
Claims (1)
- 【特許請求の範囲】 1)ディジタル化された像点信号(s)からそれぞれ推
定値に(■)が差し引かれ、また得られた差信号が量子
化およびコード化の後に信号伝送のために利用されるテ
レビジョン信号のDPCMコード化のための装置であっ
て、量子化された差信号および推定値から再構成された
像点信号(s_n)を形成するための第1の加算器(8
)と、リミッタ装置(9)と、推定値(■)を形成する
ための予測器(3)と、差信号を形成するための減算器
(2)とを有する再帰的信号経路を含んでいる装置にお
いて、量子化を行う量子化器(4)が2つのプログラム
可能な論理装置(10、11)から構成され、両論理装
置(10、11)のアンドレベル(12、20)の入力
導線が、符号ビットを伝送する出力導線(2a)を除き
、減算器(2)の出力導線と接続され、両論理装置(1
0、11)のオアレベル(13、21)の出力導線がマ
ルチプレクサ(18)の入力端に接続され、減算器(2
)の符号ビットを伝送する出力導線(2a)が符号制御
部(14)の入力端と接続され、その出力端がマルチプ
レクサ(18)の制御入力端と接続され、また減算器(
2)の符号ビットを伝送する出力導線(2a)上に存在
する符号ビットに関係して一方の論理装置(10)のオ
アレベル(13)の出力導線(17)もしくは他方の論
理装置(11)のオアレベル(21)の出力導線(23
)がマルチプレクサ(18)の出力端に通過接続される
ことを特徴とするテレビジョン信号のDPCMコード化
装置。 2)減算器(2)の第1の入力端がディジタル化された
像点信号を与えられ、量子化器(4)の出力端が第1の
加算器(8)の第1の入力端と接続され、第1の加算器
(8)の出力端が予測器(3)の入力端と接続され、そ
の出力端が減算器(2)の第2の入力端にも第1の加算
器(8)の第2の入力端にも接続され、また量子化器(
4)の出力端がコーダー(5)の入力端と接続され、そ
の出力端が装置の出力端(6)を形成することを特徴と
する請求項1記載の装置。 3)予測器の出力端が第2の加算器(27)の出力端か
ら形成され、その第1の入力端が第1の加算器(8)の
出力端と接続され、またその第2の入力端が複数個の遅
延回路(29、31、33、35)および別の加算器(
32、34)から成る直列回路を介して第1の加算器(
8)の出力端と接続され、その際に別の加算器(32、
34)はそれぞれそれらの入力端を介してこれらの遅延
回路の1つ(29)の出力端から取り出し可能な時間遅
延された像点信号を与えられることを特徴とする請求項
2記載の装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3713984.3 | 1987-04-27 | ||
DE19873713984 DE3713984A1 (de) | 1987-04-27 | 1987-04-27 | Anordnung zur dpcm-codierung von fernsehsignalen mit schneller signalverarbeitung |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63285085A true JPS63285085A (ja) | 1988-11-22 |
JP2566208B2 JP2566208B2 (ja) | 1996-12-25 |
Family
ID=6326350
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63101208A Expired - Lifetime JP2566208B2 (ja) | 1987-04-27 | 1988-04-21 | テレビジョン信号のdpcmコ−ド化装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4866518A (ja) |
EP (1) | EP0288782B1 (ja) |
JP (1) | JP2566208B2 (ja) |
DE (2) | DE3713984A1 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2408945A1 (fr) * | 1977-08-26 | 1979-06-08 | Telediffusion Fse | Compression et expansion (quantification) de signaux numeriques de television a codage differentiel |
WO1980000207A1 (en) * | 1978-06-27 | 1980-02-07 | Indep Broadcasting Authority | Predictive differential pulse-code modulation apparatus |
DE3331426A1 (de) * | 1983-08-31 | 1985-03-14 | Siemens AG, 1000 Berlin und 8000 München | Anordnung zur zweidimensionalen dpcm-codierung |
US4627480A (en) * | 1983-11-07 | 1986-12-09 | General Electric Company | Angled turbulence promoter |
US4689671A (en) * | 1985-06-27 | 1987-08-25 | Nec Corporation | Coding apparatus for moving object image |
-
1987
- 1987-04-27 DE DE19873713984 patent/DE3713984A1/de not_active Withdrawn
-
1988
- 1988-03-31 US US07/176,326 patent/US4866518A/en not_active Expired - Fee Related
- 1988-04-05 EP EP88105403A patent/EP0288782B1/de not_active Expired - Lifetime
- 1988-04-05 DE DE3850296T patent/DE3850296D1/de not_active Expired - Fee Related
- 1988-04-21 JP JP63101208A patent/JP2566208B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE3850296D1 (de) | 1994-07-28 |
DE3713984A1 (de) | 1988-11-10 |
JP2566208B2 (ja) | 1996-12-25 |
US4866518A (en) | 1989-09-12 |
EP0288782A3 (en) | 1990-06-13 |
EP0288782B1 (de) | 1994-06-22 |
EP0288782A2 (de) | 1988-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4281344A (en) | Video interframe transform coding technique | |
JPH046289B2 (ja) | ||
JPS5871768A (ja) | 画素信号の符号化および復号化装置 | |
JP2573921B2 (ja) | テレビジヨン信号のdpcmコード化装置 | |
JPS6118910B2 (ja) | ||
JPS6390982A (ja) | 変換コーデイングの変換係数重み付け装置 | |
JPS63285085A (ja) | テレビジヨン信号のdpcmコード化装置 | |
US3550004A (en) | Feedback coders using weighted code companding on strings of equal bits | |
JPH01272326A (ja) | デルタ変調符号器/復合器方法及びシステム | |
JPS63133724A (ja) | 入力信号を伝送又は記憶するシステム | |
CA1308474C (en) | Arrangement for dpcm-coding of video signals | |
JP2561854B2 (ja) | 符号化装置 | |
JPS58197918A (ja) | 適応差分復号器 | |
JP3083119B2 (ja) | 適応デルタ変調方式を利用した符号化/復号化回路 | |
SU1381730A1 (ru) | Устройство кодировани телевизионного сигнала | |
JPH02216917A (ja) | 符号化方法とその復号化方法 | |
KR930004529Y1 (ko) | 데이타 압축을 위한 아다말 변환기 | |
JP2506862B2 (ja) | 適応形デルタ変調復号化装置 | |
GB2106348A (en) | Video signal coding | |
JPS6171769A (ja) | 時系列信号の符号化方式 | |
JPS6251830A (ja) | 並列処理型平面予測回路 | |
JPS622381A (ja) | 予測誤差二次元処理方式 | |
JPS6473874A (en) | Method and device for coding image data | |
KR930003965B1 (ko) | 복합 영상 신호의 직접 부호화 시스템 | |
JPS63146677A (ja) | 映像信号の予測符号化装置 |