JP2566208B2 - テレビジョン信号のｄｐｃｍコ−ド化装置 - Google Patents
テレビジョン信号のｄｐｃｍコ−ド化装置Info
- Publication number
- JP2566208B2 JP2566208B2 JP63101208A JP10120888A JP2566208B2 JP 2566208 B2 JP2566208 B2 JP 2566208B2 JP 63101208 A JP63101208 A JP 63101208A JP 10120888 A JP10120888 A JP 10120888A JP 2566208 B2 JP2566208 B2 JP 2566208B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- adder
- signal
- subtractor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/593—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving spatial prediction techniques
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ディジタル化された像点信号からそれぞ
れ推定値が差し引かれ、また得られた差信号が量子化お
よびコード化の後に信号伝送のために利用されるテレビ
ジョン信号のDPCMコード化のための装置であって、量子
化された差信号および推定値から再構成された像点信号
を形成するための第１の加算器と、リミッタ装置と、推
定値を形成するための予測器と、差信号を形成するため
の減算器とを有する再帰的信号経路を含んでいる装置に
関するものである。
れ推定値が差し引かれ、また得られた差信号が量子化お
よびコード化の後に信号伝送のために利用されるテレビ
ジョン信号のDPCMコード化のための装置であって、量子
化された差信号および推定値から再構成された像点信号
を形成するための第１の加算器と、リミッタ装置と、推
定値を形成するための予測器と、差信号を形成するため
の減算器とを有する再帰的信号経路を含んでいる装置に
関するものである。
たとえば米国電気電子学会論文集（Proc.IEEE）、第7
3巻、第４号、1985年４月、第592〜598頁、特にその第
１図、第２図および第４図から公知の上記種類の装置
は、本願の第３図に示されている原理回路図により説明
される。装置の入力端１には、図示されていないサンプ
ル・アンド・ホールド回路を介して供給されるディジタ
ル化された像点信号ｓの列が与えられる。データフロー
を減ずるため、たとえば像質を悪化させることなくビッ
ト伝送速度を低くし得るように、像信号の冗長で重要で
ない成分を抜き出すように努められている。これは、詳
細には、相続く像点信号が受信地点に通ずる伝送チャネ
ルを介して伝送されるのではなく、それぞれ現在の像点
信号ｓと先行の像点信号に基づいて予測器内で求められ
た推定値との間の差形成により形成される差信号のみ
が伝送されることにより行われる。このような方法は差
パルスコード変調（DPCM）とも呼ばれる。
3巻、第４号、1985年４月、第592〜598頁、特にその第
１図、第２図および第４図から公知の上記種類の装置
は、本願の第３図に示されている原理回路図により説明
される。装置の入力端１には、図示されていないサンプ
ル・アンド・ホールド回路を介して供給されるディジタ
ル化された像点信号ｓの列が与えられる。データフロー
を減ずるため、たとえば像質を悪化させることなくビッ
ト伝送速度を低くし得るように、像信号の冗長で重要で
ない成分を抜き出すように努められている。これは、詳
細には、相続く像点信号が受信地点に通ずる伝送チャネ
ルを介して伝送されるのではなく、それぞれ現在の像点
信号ｓと先行の像点信号に基づいて予測器内で求められ
た推定値との間の差形成により形成される差信号のみ
が伝送されることにより行われる。このような方法は差
パルスコード変調（DPCM）とも呼ばれる。
DPCMコード化のために必要な差形成は、第１の入力端
で入力端１と、また第２の入力端で予測器３と接続され
ている減算器２において行われる。推定誤差とも呼ばれ
る各差信号Δは量子化器４内で量子化され、その際に生
ずる量子化誤差ｑを含んでいる差信号Δｑ＝Δ＋ｑがコ
ーダー５においてコード化され、また出力端６を介して
伝送チャネルに供給される。推定値ｓを形成するため、
量子化器４の出力側の回路点７から出発して、第１の加
算器８、リミッタ装置９および予測器３を含み、また減
算器２の第２の入力端に導かれている信号経路が設けら
れている。予測器３の出力端はさらに第１の加算器８の
第２の入力端と接続されており、第１の加算器８は量子
化された差信号Δｑと推定値との加算によりいわゆる
再構成された像点信号sRを形成する。各現在の像点信号
ｓに対して予測器３が先行の像点信号の少なくとも１つ
から推定値を形成する。
で入力端１と、また第２の入力端で予測器３と接続され
ている減算器２において行われる。推定誤差とも呼ばれ
る各差信号Δは量子化器４内で量子化され、その際に生
ずる量子化誤差ｑを含んでいる差信号Δｑ＝Δ＋ｑがコ
ーダー５においてコード化され、また出力端６を介して
伝送チャネルに供給される。推定値ｓを形成するため、
量子化器４の出力側の回路点７から出発して、第１の加
算器８、リミッタ装置９および予測器３を含み、また減
算器２の第２の入力端に導かれている信号経路が設けら
れている。予測器３の出力端はさらに第１の加算器８の
第２の入力端と接続されており、第１の加算器８は量子
化された差信号Δｑと推定値との加算によりいわゆる
再構成された像点信号sRを形成する。各現在の像点信号
ｓに対して予測器３が先行の像点信号の少なくとも１つ
から推定値を形成する。
第４図のように、テレビジョン像ｍのなかで行ｎに位
置する現在の像点をＸと呼び、その直前に走査された像
点をＡと呼び、先行の行ｎ−１のＸに相応する像点をＣ
と呼び、またＣに隣接してその直前または直後に走査さ
れた像点をＢおよびＤと呼び、さらに先行の像ｍ−１の
相応の像点をＸ′およびＡ′ないしＤ′と呼ぶことにす
れば、下記のように言うことができる。Ｘの像点信号に
対する推定値を形成するため、点ＡないしＤの少なく
とも１つの像点信号を利用することができ、その際には
二次元（2D）予測が行われる。その上に追加的にまたは
専ら像点Ｘ′およびＡ′ないしＤ′の少なくとも１つの
像点信号を使用すれば、三次元（3D）予測が行われる。
前者の場合には推定値はたとえば2D推定式 ＝α・sA＋β・sB＋γ・sC＋δ・sD （１） により求められ、後者の場合には3D推定式 ＝sX′ （２） により求められる。ここで、sAは像点Ａの再構成された
像点信号、sBは像点Ｂの再構成された像点信号（以下同
様）、また係数α、β、γ・およびδは個々の像点信号
に対応付けられている評価係数である。推定式（２）
は、周囲の像点に対する現在の像点Ｘの“アクティビテ
ィ”とも呼ばれるコントラストが小さい場合に推奨され
る。
置する現在の像点をＸと呼び、その直前に走査された像
点をＡと呼び、先行の行ｎ−１のＸに相応する像点をＣ
と呼び、またＣに隣接してその直前または直後に走査さ
れた像点をＢおよびＤと呼び、さらに先行の像ｍ−１の
相応の像点をＸ′およびＡ′ないしＤ′と呼ぶことにす
れば、下記のように言うことができる。Ｘの像点信号に
対する推定値を形成するため、点ＡないしＤの少なく
とも１つの像点信号を利用することができ、その際には
二次元（2D）予測が行われる。その上に追加的にまたは
専ら像点Ｘ′およびＡ′ないしＤ′の少なくとも１つの
像点信号を使用すれば、三次元（3D）予測が行われる。
前者の場合には推定値はたとえば2D推定式 ＝α・sA＋β・sB＋γ・sC＋δ・sD （１） により求められ、後者の場合には3D推定式 ＝sX′ （２） により求められる。ここで、sAは像点Ａの再構成された
像点信号、sBは像点Ｂの再構成された像点信号（以下同
様）、また係数α、β、γ・およびδは個々の像点信号
に対応付けられている評価係数である。推定式（２）
は、周囲の像点に対する現在の像点Ｘの“アクティビテ
ィ”とも呼ばれるコントラストが小さい場合に推奨され
る。
本発明の課題は、冒頭に記載した種類の装置であっ
て、迅速な信号処理が保証されている装置を提供するこ
とである。
て、迅速な信号処理が保証されている装置を提供するこ
とである。
この課題は、本発明によれば、請求項１の特徴部分に
記載の手段によって解決される。
記載の手段によって解決される。
本発明の好ましい実施態様は請求項２および３にあげ
られている。
られている。
本発明により得られる利点は特に、量子化された差信
号Δｑの形成の際に要する量子化時間が減ぜられること
にある。本発明による装置は2D−DPCMコード化法に使用
するのにも3D−DPCMコード化法に使用するのにも適して
いる。本装置は比較的簡単な仕方で集積回路技術により
半導体基板上に実現され得る。
号Δｑの形成の際に要する量子化時間が減ぜられること
にある。本発明による装置は2D−DPCMコード化法に使用
するのにも3D−DPCMコード化法に使用するのにも適して
いる。本装置は比較的簡単な仕方で集積回路技術により
半導体基板上に実現され得る。
以下、図面に示されている好ましい実施例により本発
明を一層詳細に説明する。
明を一層詳細に説明する。
第１図には、第３図に示されているDPCMコーダーの基
本構成から出発する本発明による装置が示されている。
その際に、第３図により既に説明した第１図中の回路部
分には同一の符号が付されている。量子化器４は主とし
て２つのプログラム可能な論理装置（PLA＝プログラマ
ブルロジックアレイ）10および11から成っており、論理
装置10はアンドプレーン12およびオアプレーン13を含ん
でいる。加算器２の出力端から出発する（９ビットの語
幅の際には）９つの導線のうち、ディジタル信号の２の
補数表示の際には、制御装置14と接続されている第１の
導線2aには符号を示すビットが伝達され、その他の８つ
の導線は論理装置10のアンドプレーン12と対応付けられ
ている８つの入力導線15と接続されている。符号16を付
されているのは、オアプレーン13をアンドプレーン12と
接続する積項導線である。その際にオアプレーン13に
は、符号17を付されている９つの出力導線が対応付けら
れている。これらはマルチプレクサ18の上側の９つの入
力端と接続されている。プログラム可能な論理装置11も
論理装置10と同様に構成されている。この論理装置11
は、同じく減算器２の８つの出力導線と接続されている
８つの入力導線19を有する。アンドプレーン20は積項導
線22を介してオアプレーン21と接続されている。オアプ
レーン21には、マルチプレクサ18の下側の９つの入力端
と接続されている９つの出力導線23が対応付けられてい
る。マルチプレクサ18の９つの出力導線24はコーダー５
の入力端および加算器８の第１の入力端に通じている。
マルチプレクサ18は制御装置14により、論理装置10の出
力導線17もしくは論理装置11の出力導線23が出力導線24
に通過接続されるように制御される。コーダー５の出力
端は装置全体の出力端６を形成している。
本構成から出発する本発明による装置が示されている。
その際に、第３図により既に説明した第１図中の回路部
分には同一の符号が付されている。量子化器４は主とし
て２つのプログラム可能な論理装置（PLA＝プログラマ
ブルロジックアレイ）10および11から成っており、論理
装置10はアンドプレーン12およびオアプレーン13を含ん
でいる。加算器２の出力端から出発する（９ビットの語
幅の際には）９つの導線のうち、ディジタル信号の２の
補数表示の際には、制御装置14と接続されている第１の
導線2aには符号を示すビットが伝達され、その他の８つ
の導線は論理装置10のアンドプレーン12と対応付けられ
ている８つの入力導線15と接続されている。符号16を付
されているのは、オアプレーン13をアンドプレーン12と
接続する積項導線である。その際にオアプレーン13に
は、符号17を付されている９つの出力導線が対応付けら
れている。これらはマルチプレクサ18の上側の９つの入
力端と接続されている。プログラム可能な論理装置11も
論理装置10と同様に構成されている。この論理装置11
は、同じく減算器２の８つの出力導線と接続されている
８つの入力導線19を有する。アンドプレーン20は積項導
線22を介してオアプレーン21と接続されている。オアプ
レーン21には、マルチプレクサ18の下側の９つの入力端
と接続されている９つの出力導線23が対応付けられてい
る。マルチプレクサ18の９つの出力導線24はコーダー５
の入力端および加算器８の第１の入力端に通じている。
マルチプレクサ18は制御装置14により、論理装置10の出
力導線17もしくは論理装置11の出力導線23が出力導線24
に通過接続されるように制御される。コーダー５の出力
端は装置全体の出力端６を形成している。
論理装置10に供給されたデータの処理は、減算器２か
ら出力されて入力導線15を経てアンドプレーン12に到達
した、絶対値が所与の値範囲のなかにあるすべての差信
号が、これらの値範囲に対して特有の、出力導線17に与
えられる正の信号値に変換されるように行われる。その
際に論理装置10に供給された差信号は論理装置10におい
て、あたかもそれらがそれぞれ正の符号を有するかのよ
うに、すなわちそれらの実際の符号に無関係に処理され
る。多数のこのような値範囲が出力導線17上の同数の正
の特有の信号値と向かい合っている。これらの信号値は
常に正であるので、出力導線17の符号ビットを伝送する
導線は固定的に論理“0"で占められている。
ら出力されて入力導線15を経てアンドプレーン12に到達
した、絶対値が所与の値範囲のなかにあるすべての差信
号が、これらの値範囲に対して特有の、出力導線17に与
えられる正の信号値に変換されるように行われる。その
際に論理装置10に供給された差信号は論理装置10におい
て、あたかもそれらがそれぞれ正の符号を有するかのよ
うに、すなわちそれらの実際の符号に無関係に処理され
る。多数のこのような値範囲が出力導線17上の同数の正
の特有の信号値と向かい合っている。これらの信号値は
常に正であるので、出力導線17の符号ビットを伝送する
導線は固定的に論理“0"で占められている。
他方において、減算器２から出力されて入力導線19を
経てアンドプレーン20に到達した、絶対値が所与の値範
囲のなかにあるすべての差信号は、これらの値範囲に対
して特有の、出力導線23上の負の信号値に変換される。
従って、論理装置11に供給された差信号は論理装置11に
おいて、あたかもそれらがそれぞれ負の符号を有するか
のように、すなわちそれらの実際の符号に無関係に処理
される。多数のこのような値範囲が出力導線23上の同数
の負の特有の信号値と向かい合っている。これらの信号
値は常に負であるので、出力導線23の符号ビットを伝送
する導線は固定的に論理“1"で占められている。
経てアンドプレーン20に到達した、絶対値が所与の値範
囲のなかにあるすべての差信号は、これらの値範囲に対
して特有の、出力導線23上の負の信号値に変換される。
従って、論理装置11に供給された差信号は論理装置11に
おいて、あたかもそれらがそれぞれ負の符号を有するか
のように、すなわちそれらの実際の符号に無関係に処理
される。多数のこのような値範囲が出力導線23上の同数
の負の特有の信号値と向かい合っている。これらの信号
値は常に負であるので、出力導線23の符号ビットを伝送
する導線は固定的に論理“1"で占められている。
１つの信号値が減算器２の出力端から出力されると、
この信号値は入力導線15を経て論理装置10にも入力導線
19を経て論理装置11にも供給され、また両論理装置のな
かで処理され、その際に論理装置10における処理には正
の符号が、また論理装置11における処理には負の符号が
基礎とされる。減算器２から出力された差信号の実際の
符号は、マルチプレクサ18が制御装置14を介して、正の
符号の場合には出力導線17が、また負の符号の場合には
出力導線23がマルチプレクサ18の出力導線24に通過接続
されるように制御されることにより考慮される。減算器
２から出力された差信号をそれぞれ相異なる作為の符号
を有する両論理装置10および11において同時に処理し、
またマルチプレクサ18により正しい結果を選択すること
は量子化時間の顕著な短縮に通ずる。なぜならば、論理
装置は８つの入力導線を経て駆動されるだけでよく、本
来必要な第９の入力導線は直接にマルチプレクサ18の制
御のために使用されるからである。論理装置10および11
における差信号の前記の処理の結果として、量子化特性
曲線の正の部分が論理装置10において、また量子化特性
曲線の負の部分が論理装置11において完成されてること
になる。このように、量子化特性曲線のそれぞれ正また
は負の部分を受け持つ同じに構成された２つの論理装置
（PLA）を備えることができるのは、量子化特性曲線が
通常正負対称であり、こうすることにより、単一の論理
装置の場合よりも論理装置の構成が簡単になる。
この信号値は入力導線15を経て論理装置10にも入力導線
19を経て論理装置11にも供給され、また両論理装置のな
かで処理され、その際に論理装置10における処理には正
の符号が、また論理装置11における処理には負の符号が
基礎とされる。減算器２から出力された差信号の実際の
符号は、マルチプレクサ18が制御装置14を介して、正の
符号の場合には出力導線17が、また負の符号の場合には
出力導線23がマルチプレクサ18の出力導線24に通過接続
されるように制御されることにより考慮される。減算器
２から出力された差信号をそれぞれ相異なる作為の符号
を有する両論理装置10および11において同時に処理し、
またマルチプレクサ18により正しい結果を選択すること
は量子化時間の顕著な短縮に通ずる。なぜならば、論理
装置は８つの入力導線を経て駆動されるだけでよく、本
来必要な第９の入力導線は直接にマルチプレクサ18の制
御のために使用されるからである。論理装置10および11
における差信号の前記の処理の結果として、量子化特性
曲線の正の部分が論理装置10において、また量子化特性
曲線の負の部分が論理装置11において完成されてること
になる。このように、量子化特性曲線のそれぞれ正また
は負の部分を受け持つ同じに構成された２つの論理装置
（PLA）を備えることができるのは、量子化特性曲線が
通常正負対称であり、こうすることにより、単一の論理
装置の場合よりも論理装置の構成が簡単になる。
第２図には、主として予測器３の特別な構成により第
１図と相違する本発明により構成された2D−DPCMコーダ
ーが示されている。第２図中の予測器は関係式（１）に
相当する2D推定式に従って動作するので、この予測器
は、リミッタ９の出力端から、クロックパルス電圧を与
えられるレジスタ26と評価係数αによる信号評価を行う
評価器26aとを経て、出力端で減算器２の第２の入力端
および加算器８の第２の入力端と接続されている加算器
27の第１の入力端へ延びている第１の回路枝路25を有す
る。回路枝路25を経て加算器27の第１の入力端に像点Ａ
により得られる推定値の信号成分１が供給される。
第２の回路枝路28はリミッタ９の出力端から加算器27の
第２の入力端へ延びており、また像点Ｂ、ＣおよびＤに
より得られる第２の信号成分２を導き出す役割をす
る。その際に信号成分２は複数の構成要素から成って
おり、第１の構成要素は遅延回路29と、係数βによる評
価を行う評価器30と、遅延回路31、加算器32、遅延回路
33、加算器34および遅延回路35の連鎖回路とを経て導き
出される。
１図と相違する本発明により構成された2D−DPCMコーダ
ーが示されている。第２図中の予測器は関係式（１）に
相当する2D推定式に従って動作するので、この予測器
は、リミッタ９の出力端から、クロックパルス電圧を与
えられるレジスタ26と評価係数αによる信号評価を行う
評価器26aとを経て、出力端で減算器２の第２の入力端
および加算器８の第２の入力端と接続されている加算器
27の第１の入力端へ延びている第１の回路枝路25を有す
る。回路枝路25を経て加算器27の第１の入力端に像点Ａ
により得られる推定値の信号成分１が供給される。
第２の回路枝路28はリミッタ９の出力端から加算器27の
第２の入力端へ延びており、また像点Ｂ、ＣおよびＤに
より得られる第２の信号成分２を導き出す役割をす
る。その際に信号成分２は複数の構成要素から成って
おり、第１の構成要素は遅延回路29と、係数βによる評
価を行う評価器30と、遅延回路31、加算器32、遅延回路
33、加算器34および遅延回路35の連鎖回路とを経て導き
出される。
遅延回路29が式（ｚ−２）Ｔ（ここでｚはテレビジョ
ン行あたりの像点の数、Ｔはクロックパルス周期）に相
当する遅延を生ずると仮定し、また好ましくはクロック
ド−レジスタとして構成された遅延回路31、33および35
がそれぞれ１つのクロックパルス周期に相当する遅延を
生ずると仮定すると、像点Ｂから２の第１の構成要素
が導き出されることがわかる。係数βにより評価する評
価器36を介して遅延回路29の出力端から取り出され加算
器32の入力端に供給される第２の構成要素は像点Ｃから
の信号成分２の関係を表し、また評価器37（係数δ）
を介して遅延回路29の出力端から導き出される構成要素
は像点Ｄの影響を表す。推定値は両信号成分１およ
び２の和から成っている。
ン行あたりの像点の数、Ｔはクロックパルス周期）に相
当する遅延を生ずると仮定し、また好ましくはクロック
ド−レジスタとして構成された遅延回路31、33および35
がそれぞれ１つのクロックパルス周期に相当する遅延を
生ずると仮定すると、像点Ｂから２の第１の構成要素
が導き出されることがわかる。係数βにより評価する評
価器36を介して遅延回路29の出力端から取り出され加算
器32の入力端に供給される第２の構成要素は像点Ｃから
の信号成分２の関係を表し、また評価器37（係数δ）
を介して遅延回路29の出力端から導き出される構成要素
は像点Ｄの影響を表す。推定値は両信号成分１およ
び２の和から成っている。
クロックパルス電圧を与えられるもう１つのレジスタ
38が入力端１に対して直列に配置されている。クロック
パルス周期ｉの開始時にレジスタ38のなかには、たとえ
ば像点Ｘに相応する現在の像点信号ｓが、またレジスタ
26には、直前に走査された像点Ａの再構成された像点信
号が記憶されている。後者は、考察しているクロックパ
ルス周期の経過中に係数αによる評価の後に加算器27に
おいて、回路部分29ないし35を介して伝送される信号成
分２に加算され、またその後に加算結果が減算器２に
おいて現在の像点信号ｓから差し引かれる。こうして得
られた差信号Δを量子化器４において量子化した後、量
子化された差信号Δｑが加算器８において推定値に加
算され、またＸからの再構成された像点信号を表すリミ
ッタ９内で制限された加算結果がレジスタ26の入力端に
供給される。次回のクロックパルス周期ｉ＋１の開始時
に上記の信号がレジスタ26に記憶され、また同時にレジ
スタ38からすぐ次の現在の像点信号ｓが相応の処理のた
めに準備される。
38が入力端１に対して直列に配置されている。クロック
パルス周期ｉの開始時にレジスタ38のなかには、たとえ
ば像点Ｘに相応する現在の像点信号ｓが、またレジスタ
26には、直前に走査された像点Ａの再構成された像点信
号が記憶されている。後者は、考察しているクロックパ
ルス周期の経過中に係数αによる評価の後に加算器27に
おいて、回路部分29ないし35を介して伝送される信号成
分２に加算され、またその後に加算結果が減算器２に
おいて現在の像点信号ｓから差し引かれる。こうして得
られた差信号Δを量子化器４において量子化した後、量
子化された差信号Δｑが加算器８において推定値に加
算され、またＸからの再構成された像点信号を表すリミ
ッタ９内で制限された加算結果がレジスタ26の入力端に
供給される。次回のクロックパルス周期ｉ＋１の開始時
に上記の信号がレジスタ26に記憶され、また同時にレジ
スタ38からすぐ次の現在の像点信号ｓが相応の処理のた
めに準備される。
第１図は本発明の第１の実施例の回路図、第２図は本発
明の第２の実施例の回路図、第３図はDPCMコード化のた
めの公知の装置の原理回路図、第４図は第１図を説明す
るために２つの相続くテレビジョン像の個々の像点を示
す図である。 １……入力端 ２……減算器 2a……導線 ３……予測器 ４……量子化器 ５……コーダー ６……出力端 ７……回路点 ８……第１の加算器 ９……リミッタ装置 10、11……プログラム可能な論理回路（PLA） 12……論理回路10のアンドプレーン 13……論理回路10のオアプレーン 14……制御装置 15……論理回路10の入力導線 16……積項導線 17……論理回路10の出力導線 18……マルチプレクサ 19……論理回路11の入力導線 20……論理回路11のアンドプレーン 21……論理回路11のオアプレーン 22……積項導線 23……論理回路11の出力導線 24……マルチプレクサ18の出力導線 25……予測器３の回路枝路 26……レジスタ 26a……評価器 27……加算器 28……予測器３の回路枝路 29……遅延回路 30……評価器 31……遅延回路 32……加算器 33……遅延回路 34……加算器 35……遅延回路 36、37……評価器 38……レジスタ Ａ、Ｂ、Ｃ、Ｄ……先に走査された像点 Ｘ……現在の像点
明の第２の実施例の回路図、第３図はDPCMコード化のた
めの公知の装置の原理回路図、第４図は第１図を説明す
るために２つの相続くテレビジョン像の個々の像点を示
す図である。 １……入力端 ２……減算器 2a……導線 ３……予測器 ４……量子化器 ５……コーダー ６……出力端 ７……回路点 ８……第１の加算器 ９……リミッタ装置 10、11……プログラム可能な論理回路（PLA） 12……論理回路10のアンドプレーン 13……論理回路10のオアプレーン 14……制御装置 15……論理回路10の入力導線 16……積項導線 17……論理回路10の出力導線 18……マルチプレクサ 19……論理回路11の入力導線 20……論理回路11のアンドプレーン 21……論理回路11のオアプレーン 22……積項導線 23……論理回路11の出力導線 24……マルチプレクサ18の出力導線 25……予測器３の回路枝路 26……レジスタ 26a……評価器 27……加算器 28……予測器３の回路枝路 29……遅延回路 30……評価器 31……遅延回路 32……加算器 33……遅延回路 34……加算器 35……遅延回路 36、37……評価器 38……レジスタ Ａ、Ｂ、Ｃ、Ｄ……先に走査された像点 Ｘ……現在の像点
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウルリツヒ、トートツエク ドイツ連邦共和国ミユンヘン90、ヘルツ オークシユタントシユトラーセ26
Claims (3)
- 【請求項１】ディジタル化された像点信号（ｓ）からそ
れぞれ推定値（）が差し引かれ、また得られた差信号
が量子化およびコード化の後に信号伝送のために利用さ
れるテレビジョン信号のDPCMコード化のための装置であ
って、量子化された差信号および推定値から再構成され
た像点信号（sR）を形成するための第１の加算器（８）
と、リミッタ装置（９）と、推定値（）を形成するた
めの予測器（３）と、差信号を形成するための減算器
（２）とを有する再帰的信号経路を含んでいる装置にお
いて、量子化を行う量子化器（４）が２つのプログラム
可能な論理装置（PLA）（10、11）から構成され、両論
理装置（10、11）のアンドプレーン（12、20）の入力導
線が、符号ビットを伝送する出力導線（2a）を除き、減
算器（２）の出力導線と接続され、両論理装置（10、1
1）のオアプレーン（13、21）の出力導線がマルチプレ
クサ（18）の入力端に接続され、減算器（２）の符号ビ
ットを伝送する出力導線（2a）の符号制御部（14）の入
力端と接続され、その出力端がマルチプレクサ（18）の
制御入力端と接続され、また減算器（２）の符号ビット
を伝送する出力導線（2a）上に存在する符号ビットに関
係して一方の論理装置（10）のオアプレーン（13）の出
力導線（17）もしくは他方の論理装置（11）のオアプレ
ーン（21）の出力導線（23）がマルチプレクサ（18）の
出力端に通過接続されることを特徴とするテレビジョン
信号のDPCMコード化装置。 - 【請求項２】減算器（２）の第１の入力端がディジタル
化された像点信号を与えられ、量子化器（４）の出力端
が第１の加算器（８）の第１の入力端と接続され、第１
の加算器（８）の出力端が予測器（３）の入力端と接続
され、その出力端が減算器（２）の第２の入力端にも第
１の加算器（８）の第２の入力端にも接続され、また量
子化器（４）の出力端がコーダー（５）の入力端と接続
され、その出力端が装置の出力端（６）を形成すること
を特徴とする請求項１記載の装置。 - 【請求項３】予測器の出力端が第２の加算器（27）の出
力端から形成され、その第１の入力端が第１の加算器
（８）の出力端と接続され、またその第２の入力端が複
数個の遅延回路（29、31、33、35）および別の加算器
（32、34）から成る直列回路を介して第１の加算器
（８）の出力端と接続され、その際に別の加算器（32、
34）はそれぞれそれらの入力端を介してこれらの遅延回
路の１つ（29）の出力端から取り出し可能な時間遅延さ
れた像点信号を与えられることを特徴とする請求項２記
載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3713984.3 | 1987-04-27 | ||
| DE19873713984 DE3713984A1 (de) | 1987-04-27 | 1987-04-27 | Anordnung zur dpcm-codierung von fernsehsignalen mit schneller signalverarbeitung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63285085A JPS63285085A (ja) | 1988-11-22 |
| JP2566208B2 true JP2566208B2 (ja) | 1996-12-25 |
Family
ID=6326350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63101208A Expired - Lifetime JP2566208B2 (ja) | 1987-04-27 | 1988-04-21 | テレビジョン信号のｄｐｃｍコ−ド化装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4866518A (ja) |
| EP (1) | EP0288782B1 (ja) |
| JP (1) | JP2566208B2 (ja) |
| DE (2) | DE3713984A1 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2408945A1 (fr) * | 1977-08-26 | 1979-06-08 | Telediffusion Fse | Compression et expansion (quantification) de signaux numeriques de television a codage differentiel |
| WO1980000207A1 (en) * | 1978-06-27 | 1980-02-07 | Indep Broadcasting Authority | Predictive differential pulse-code modulation apparatus |
| DE3331426A1 (de) * | 1983-08-31 | 1985-03-14 | Siemens AG, 1000 Berlin und 8000 München | Anordnung zur zweidimensionalen dpcm-codierung |
| US4627480A (en) * | 1983-11-07 | 1986-12-09 | General Electric Company | Angled turbulence promoter |
| US4689671A (en) * | 1985-06-27 | 1987-08-25 | Nec Corporation | Coding apparatus for moving object image |
-
1987
- 1987-04-27 DE DE19873713984 patent/DE3713984A1/de not_active Withdrawn
-
1988
- 1988-03-31 US US07/176,326 patent/US4866518A/en not_active Expired - Fee Related
- 1988-04-05 DE DE3850296T patent/DE3850296D1/de not_active Expired - Fee Related
- 1988-04-05 EP EP88105403A patent/EP0288782B1/de not_active Expired - Lifetime
- 1988-04-21 JP JP63101208A patent/JP2566208B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63285085A (ja) | 1988-11-22 |
| DE3713984A1 (de) | 1988-11-10 |
| EP0288782A3 (en) | 1990-06-13 |
| US4866518A (en) | 1989-09-12 |
| EP0288782B1 (de) | 1994-06-22 |
| EP0288782A2 (de) | 1988-11-02 |
| DE3850296D1 (de) | 1994-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4893123A (en) | Transmission system having a differential pulse code modulation encoding apparatus and an associated decoding apparatus | |
| EP0369682A2 (en) | Efficient coding method and its decoding method | |
| JPH046289B2 (ja) | ||
| US5412587A (en) | Pseudorandom stochastic data processing | |
| JPH0126206B2 (ja) | ||
| US4622579A (en) | Method and apparatus for transmitting digital luminance and chrominance television signals | |
| KR890004441B1 (ko) | 차동 코딩 회로 | |
| JPS6118910B2 (ja) | ||
| JP2566208B2 (ja) | テレビジョン信号のｄｐｃｍコ−ド化装置 | |
| JP2573921B2 (ja) | テレビジヨン信号のｄｐｃｍコード化装置 | |
| US4893184A (en) | Arrangement for DPCM-coding with high data rate | |
| JPH01272326A (ja) | デルタ変調符号器／復合器方法及びシステム | |
| JPH0748859B2 (ja) | テレビジヨン信号の予測符号化方式 | |
| CA1308474C (en) | Arrangement for dpcm-coding of video signals | |
| JPS63133724A (ja) | 入力信号を伝送又は記憶するシステム | |
| SU1381730A1 (ru) | Устройство кодировани телевизионного сигнала | |
| GB2106348A (en) | Video signal coding | |
| JP2561854B2 (ja) | 符号化装置 | |
| JP2603274B2 (ja) | 符号化装置 | |
| RU2057396C1 (ru) | Устройство для сжатия данных | |
| JPS61263383A (ja) | 予測符号化回路 | |
| KR100244897B1 (ko) | 런, 앰프 발생장치 | |
| SU1250980A1 (ru) | Многоканальное устройство дл определени знака разности фаз | |
| JPH01119185A (ja) | 予測符号化装置 | |
| SU1513624A2 (ru) | Дифференциальный импульсный кодер телевизионного сигнала |