JPS63276287A - 半導体発光装置 - Google Patents
半導体発光装置Info
- Publication number
- JPS63276287A JPS63276287A JP62110719A JP11071987A JPS63276287A JP S63276287 A JPS63276287 A JP S63276287A JP 62110719 A JP62110719 A JP 62110719A JP 11071987 A JP11071987 A JP 11071987A JP S63276287 A JPS63276287 A JP S63276287A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- light emitting
- semiconductor light
- emitting device
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 125000006850 spacer group Chemical group 0.000 claims description 9
- 239000003990 capacitor Substances 0.000 abstract description 20
- 230000003071 parasitic effect Effects 0.000 abstract description 14
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 13
- 239000000758 substrate Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
第１の平面電極と、第１の平面電極に対向する第２の平
面電極と、第１および第２の平面電極の間に埋め込まれ
た活性層とを備え、第１および第２の平面電極により活
性層に電流を注入して利得を得る半導体発光装置であっ
て、第１の平面電極を活性層の幅に対応した最少面積の
ストライプ形状とすることによって、第１の平面電極に
寄生するキャパシタの値を減少させて高速動作を可能と
する。
面電極と、第１および第２の平面電極の間に埋め込まれ
た活性層とを備え、第１および第２の平面電極により活
性層に電流を注入して利得を得る半導体発光装置であっ
て、第１の平面電極を活性層の幅に対応した最少面積の
ストライプ形状とすることによって、第１の平面電極に
寄生するキャパシタの値を減少させて高速動作を可能と
する。
本発明は、半導体発光装置に関し、特に、２つの平面電
極により活性層に電流を注入して利得を得る半導体発光
装置に関する。
極により活性層に電流を注入して利得を得る半導体発光
装置に関する。
第７図は従来の半導体発光装置の一例を示す斜視図であ
り、一般的な半導体レーザを示すものである。
り、一般的な半導体レーザを示すものである。
Ｎ型１ｎＰ（インジウム・燐）基板１０４上にはＮ型１
ｎＰ層１０５が形成され、このＩｎＰ層１０５上にはＩ
ｎＰより成る活性層１０３ 、Ｐ型！ｎＰＩ１１０７お
よびＰ型１ｎＧａＡｓＰｌｉ１０Ｂがそれぞれ形成され
ている。ここで、活性層１０３、ＩｎＰＪｉ１０７およ
びＩｎＧａＡｓＰ （インジウム・ガリウム・砒素・ｆ
４）層１０８の両側には、Ｐ型１ｎＰｉｉ１０６ａおよ
びＮ型１ｎＰ層１０６ｂで構成された電流狭窄領域が設
けられていて、活性層１０３に電流を集中的に注入する
ようになされている。Ｎ型１ｎＰ層１０６ｂの上部には
Ｓｉｎｇ（二酸化シリコン）膜１０９が形成され、Ｉｎ
ＧａＡｓＰ層１０８およびＳｉｎｇ膜１０膜上０９上Ｐ
側の平面電極１０１が全面に形成されている。また、基
板１０４の下部には、Ｎ側の平面電極１０２が全面に形
成されている。
ｎＰ層１０５が形成され、このＩｎＰ層１０５上にはＩ
ｎＰより成る活性層１０３ 、Ｐ型！ｎＰＩ１１０７お
よびＰ型１ｎＧａＡｓＰｌｉ１０Ｂがそれぞれ形成され
ている。ここで、活性層１０３、ＩｎＰＪｉ１０７およ
びＩｎＧａＡｓＰ （インジウム・ガリウム・砒素・ｆ
４）層１０８の両側には、Ｐ型１ｎＰｉｉ１０６ａおよ
びＮ型１ｎＰ層１０６ｂで構成された電流狭窄領域が設
けられていて、活性層１０３に電流を集中的に注入する
ようになされている。Ｎ型１ｎＰ層１０６ｂの上部には
Ｓｉｎｇ（二酸化シリコン）膜１０９が形成され、Ｉｎ
ＧａＡｓＰ層１０８およびＳｉｎｇ膜１０膜上０９上Ｐ
側の平面電極１０１が全面に形成されている。また、基
板１０４の下部には、Ｎ側の平面電極１０２が全面に形
成されている。
そして、活性層１０３には、Ｐ側電極１０１からＮ側電
極１０２に流される活性電流が電流狭窄領域１０６ａお
よび１０６ｂで狭窄されて集中的に注入され、これによ
り活性層１０３からレーザ光が放出されることになる。
極１０２に流される活性電流が電流狭窄領域１０６ａお
よび１０６ｂで狭窄されて集中的に注入され、これによ
り活性層１０３からレーザ光が放出されることになる。
この第７図に示す従来の半導体発光装置の一例は、Ｐ側
電極１０１がＩｎＧａＡｓＰＪｉｌｏＢおよびｓｔｏｗ
膜１０膜上０９上に形成されている。そのため、Ｐ側電
極１０１とＳ１０．膜１０９を介したｌ ｎ Ｐ Ｊｉ
１０６ｂとの間に寄生的にキャパシタが形成されるこ
とになる。具体的に、この寄生キャパシタの値は数百ｐ
Ｆに達し、そのため、半導体発光装置を高速に動作させ
ることができない。
電極１０１がＩｎＧａＡｓＰＪｉｌｏＢおよびｓｔｏｗ
膜１０膜上０９上に形成されている。そのため、Ｐ側電
極１０１とＳ１０．膜１０９を介したｌ ｎ Ｐ Ｊｉ
１０６ｂとの間に寄生的にキャパシタが形成されるこ
とになる。具体的に、この寄生キャパシタの値は数百ｐ
Ｆに達し、そのため、半導体発光装置を高速に動作させ
ることができない。
ところで、近年、半導体発光装置は高速大容量光通信等
への使用が期待されており、そのため、高速動作が可能
な半導体レーザの研究開発が盛んに行われている。
への使用が期待されており、そのため、高速動作が可能
な半導体レーザの研究開発が盛んに行われている。
そのような高速動作が可能な半導体発光装置として、従
来、第８図に示されるような半導体発光装置が提案され
ている。この第８図に示される半導体発光装置は、第７
図の半導体発光装置において、活性層１０３、ＩｎＰ層
１０７およびＩｎＧ、ａＡｓＰ層１０８の両側に設けら
れた電流狭窄領域を半絶縁性のＩｎＰ領域１０６で構成
したものである。この第８図に示される半導体発光装置
は、ＩｎＰ領域１０６が半絶縁性であるため、Ｐ側電極
１０１とＳｉＯ□膜１０９およびＩｎＰ領域１０６を介
した ＩｎＰＪｉＪ１０５との間に寄生的に形成される
キャパシタの値を十ｐＦ以下に抑えることができるもの
−である。
来、第８図に示されるような半導体発光装置が提案され
ている。この第８図に示される半導体発光装置は、第７
図の半導体発光装置において、活性層１０３、ＩｎＰ層
１０７およびＩｎＧ、ａＡｓＰ層１０８の両側に設けら
れた電流狭窄領域を半絶縁性のＩｎＰ領域１０６で構成
したものである。この第８図に示される半導体発光装置
は、ＩｎＰ領域１０６が半絶縁性であるため、Ｐ側電極
１０１とＳｉＯ□膜１０９およびＩｎＰ領域１０６を介
した ＩｎＰＪｉＪ１０５との間に寄生的に形成される
キャパシタの値を十ｐＦ以下に抑えることができるもの
−である。
上述したように、従来の一般的な半導体発光装置は、Ｐ
側電極１０１がＩｎＧａＡｓＰ層１０Ｂおよびｓｔｏｗ
膜１０膜上０９上に形成されているため、Ｐ側電極１０
１とＳ ｉ Ｏ，膜１０９を介したＩｎＰ層１０６ｂと
の間には、例えば、数百ｐＦ程度の値の寄生キャパシタ
が形成されることになる。そのため、半導体発光装置に
光変調等の高速動作を行わせることができず、高速大容
量光通信等に使用することが困難である。
側電極１０１がＩｎＧａＡｓＰ層１０Ｂおよびｓｔｏｗ
膜１０膜上０９上に形成されているため、Ｐ側電極１０
１とＳ ｉ Ｏ，膜１０９を介したＩｎＰ層１０６ｂと
の間には、例えば、数百ｐＦ程度の値の寄生キャパシタ
が形成されることになる。そのため、半導体発光装置に
光変調等の高速動作を行わせることができず、高速大容
量光通信等に使用することが困難である。
また、第８図の半導体発光装置は、ｔｎｐ領域１０６が
半絶縁性であるため、Ｐ側電極１０１とＳｉＯ□膜１０
９およびＩ ｎ Ｐ 領域１０６を介したＩｎＰ層１０
５との間に形成される寄生キャパシタの値を十ｐＦ以下
に抑えることができる。しかし、近年、高速大容量光通
信用の半導体発光装置としては、より高速動作が可能な
ものが要求されている。
半絶縁性であるため、Ｐ側電極１０１とＳｉＯ□膜１０
９およびＩ ｎ Ｐ 領域１０６を介したＩｎＰ層１０
５との間に形成される寄生キャパシタの値を十ｐＦ以下
に抑えることができる。しかし、近年、高速大容量光通
信用の半導体発光装置としては、より高速動作が可能な
ものが要求されている。
本発明は、上述した従来形の半導体発光装置の有する問
題点に鑑み、第１の平面電極を活性層の幅に対応した最
少面積のストライプ形状とすることによって、第１の平
面電極に寄生するキャパシタの値を減少させて高速動作
を可能とした半導体発光装置の提供を目的とする。
題点に鑑み、第１の平面電極を活性層の幅に対応した最
少面積のストライプ形状とすることによって、第１の平
面電極に寄生するキャパシタの値を減少させて高速動作
を可能とした半導体発光装置の提供を目的とする。
第１図は本発明に係る半導体発光装置の原理を示す斜視
図である。
図である。
本発明によれば、第１の平面電極１と、該第１の平面電
極１に対向する第２の平面電極２と、前記第１および第
２の平面電極１．２の間に埋め込まれた活性層３とを備
え、前記第１および第２の平面電極１．２により前記活
性層３に電流を注入して利得を得る半導体発光装置であ
って、前記活性層３は、一方向に延伸するストライプ状
に形成されており、前記第１の平面電極１は、前記活性
層３の幅に対応して該活性層３の伸長方向に延伸するス
トライプ状となていることを特徴とする半導体発光装置
が提供される。
極１に対向する第２の平面電極２と、前記第１および第
２の平面電極１．２の間に埋め込まれた活性層３とを備
え、前記第１および第２の平面電極１．２により前記活
性層３に電流を注入して利得を得る半導体発光装置であ
って、前記活性層３は、一方向に延伸するストライプ状
に形成されており、前記第１の平面電極１は、前記活性
層３の幅に対応して該活性層３の伸長方向に延伸するス
トライプ状となていることを特徴とする半導体発光装置
が提供される。
上述した構成を有する本発明の半導体発光装置によれば
、第１の平面電極１と第２の平面電極２の間に埋め込ま
れた活性層３には第１および第２の平面電極１．２によ
り電流が注入される。この活性層３は一方向に延伸する
ストライプ状に形成されており、第１の平面電極１は活
性層３の幅に対応して、その活性層３の伸長方向に延伸
するストライプ状となっている。このように、第１の平
面電極は活性層の幅に対応した最少面積のストライブ形
状となっているので、第１の平面電極に寄生するキャパ
シタの値は低減され、これにより、半導体発光装置を高
速で動作させることができる。
、第１の平面電極１と第２の平面電極２の間に埋め込ま
れた活性層３には第１および第２の平面電極１．２によ
り電流が注入される。この活性層３は一方向に延伸する
ストライプ状に形成されており、第１の平面電極１は活
性層３の幅に対応して、その活性層３の伸長方向に延伸
するストライプ状となっている。このように、第１の平
面電極は活性層の幅に対応した最少面積のストライブ形
状となっているので、第１の平面電極に寄生するキャパ
シタの値は低減され、これにより、半導体発光装置を高
速で動作させることができる。
以下、図面を参照して本発明に係る半導体発光装置の一
実施例を説明する。
実施例を説明する。
第２図は本発明の半導体発光装置の一実施例を示す斜視
図であり、第３図は第２図の半導体発光装置の一方の平
面電極を示す図である。
図であり、第３図は第２図の半導体発光装置の一方の平
面電極を示す図である。
第２図に示されるように、 Ｎ型１ｎＰ基板４上にはＮ
型１ｎＰ層５が形成され、このＩｎＰ層５上にはｌｎＰ
より成る活性層３、Ｐ型ＩｎＰｉ７およびＰ型１ ｎＧ
ａＡｓ Ｐ層８がそれぞれ形成されている。ここで、活
性層３は一方向に延伸するストライプ状に形成されてお
り、また、活性層３、ＩｎＰ層７およびＩｎＧａＡｓＰ
層８の両側には、電流狭窄領域である半絶縁性のＩｎＰ
領域６がそれぞれ設けられている。この１ｎＰ領域６の
上部にはＳｉｎ、膜９が形成され、ＩｎＧａＡｓ２層８
上の活性層３の幅に対応する個所には、Ｐ側の平面電極
１１が形成されている。また、基板４の下部には、Ｎ側
の平面電極２が全面に形成されている。
型１ｎＰ層５が形成され、このＩｎＰ層５上にはｌｎＰ
より成る活性層３、Ｐ型ＩｎＰｉ７およびＰ型１ ｎＧ
ａＡｓ Ｐ層８がそれぞれ形成されている。ここで、活
性層３は一方向に延伸するストライプ状に形成されてお
り、また、活性層３、ＩｎＰ層７およびＩｎＧａＡｓＰ
層８の両側には、電流狭窄領域である半絶縁性のＩｎＰ
領域６がそれぞれ設けられている。この１ｎＰ領域６の
上部にはＳｉｎ、膜９が形成され、ＩｎＧａＡｓ２層８
上の活性層３の幅に対応する個所には、Ｐ側の平面電極
１１が形成されている。また、基板４の下部には、Ｎ側
の平面電極２が全面に形成されている。
第２図および第３図から明らかなように、Ｐ側電極１１
は活性層３に対応したストライプ形状のストライプ状電
極部１１ａおよびボンディングパット部１１ｂを備えて
いる。ストライプ状電極部１１ ａはストライプ状の活
性層３に均等に電流を注入するために活性層の伸長方向
に延伸したストライプ状とされ、また、そのストライプ
状電極部１１ａの幅は活性層３の幅（例えば、２μｍ）
よりも広く（例えば、２０μｍ）形成されているが、こ
のストライプ状電極部１１ａの幅は、活性層３に均等に
電流を注入することができる範囲の内で最少のもの、す
なわち、Ｐ側電極１１に寄生するキャパシタの値を最少
とするものが好ましい。また、ボンディングパット部１
１ｂはＰ側電極１１にワイヤボンディングを行うための
もので、現在のワイヤボンディング技術における位置合
わせ精度を考慮、すると、例えば、幅を２００μｍ、奥
行きを１００μｍ程度にする必要がある。このボンディ
ングパット部１１ｂの面積に関しても、必要最少限とす
ることがＰ側電極１１に寄生するキャパシタの値を低減
する上で好ましい。
は活性層３に対応したストライプ形状のストライプ状電
極部１１ａおよびボンディングパット部１１ｂを備えて
いる。ストライプ状電極部１１ ａはストライプ状の活
性層３に均等に電流を注入するために活性層の伸長方向
に延伸したストライプ状とされ、また、そのストライプ
状電極部１１ａの幅は活性層３の幅（例えば、２μｍ）
よりも広く（例えば、２０μｍ）形成されているが、こ
のストライプ状電極部１１ａの幅は、活性層３に均等に
電流を注入することができる範囲の内で最少のもの、す
なわち、Ｐ側電極１１に寄生するキャパシタの値を最少
とするものが好ましい。また、ボンディングパット部１
１ｂはＰ側電極１１にワイヤボンディングを行うための
もので、現在のワイヤボンディング技術における位置合
わせ精度を考慮、すると、例えば、幅を２００μｍ、奥
行きを１００μｍ程度にする必要がある。このボンディ
ングパット部１１ｂの面積に関しても、必要最少限とす
ることがＰ側電極１１に寄生するキャパシタの値を低減
する上で好ましい。
第４図は第２図の半導体発光装置をヒートシンクに取付
けた状態を示す概略図である。
けた状態を示す概略図である。
第４図に示されるように、第２図の半導体発光装置は、
平面形状のＮ側電極２がダイヤモンド等より成るヒート
シンク１２上に！！置され、また、ボンディングパット
部１１ｂがボンディングワイヤ１５により取り出し電極
１４と接続されるようになされている。また、ヒートシ
ンク１２の表面には金属膜が形成されていて、この金属
膜によりＮ側電極２がステム電極１３と電気的に接続す
るようになされている。
平面形状のＮ側電極２がダイヤモンド等より成るヒート
シンク１２上に！！置され、また、ボンディングパット
部１１ｂがボンディングワイヤ１５により取り出し電極
１４と接続されるようになされている。また、ヒートシ
ンク１２の表面には金属膜が形成されていて、この金属
膜によりＮ側電極２がステム電極１３と電気的に接続す
るようになされている。
ここで、本実施例の半導体発光装置（活性層３の幅が約
２μｍ）の容量と、第８図に示す従来の半導体発光装置
の容量とを比較すると、本実施例の半導体発光装置の容
量がｉ、ｓｐＦであるのに対して、第８図に示す従来の
半導体発光装置の容量は３．５ｐＦであり、本実施例の
半導体発光装置はＰ側電極１１に寄生するキャパシタの
値を大幅に低減できたことがわかる。
２μｍ）の容量と、第８図に示す従来の半導体発光装置
の容量とを比較すると、本実施例の半導体発光装置の容
量がｉ、ｓｐＦであるのに対して、第８図に示す従来の
半導体発光装置の容量は３．５ｐＦであり、本実施例の
半導体発光装置はＰ側電極１１に寄生するキャパシタの
値を大幅に低減できたことがわかる。
第５図は本発明の半導体発光装置の他の実施例を示す斜
視図であり、第６図は第５図の半導体発光装置をヒート
シンクに取付けた状態を示す概略図である。この第５図
の半導体発光装置は、Ｐ側電極２１とスペーサ１０以外
は愼２図の半導体発光装置と同様であり、それぞれ第２
図の参照符号と同じ符号を記しである。
視図であり、第６図は第５図の半導体発光装置をヒート
シンクに取付けた状態を示す概略図である。この第５図
の半導体発光装置は、Ｐ側電極２１とスペーサ１０以外
は愼２図の半導体発光装置と同様であり、それぞれ第２
図の参照符号と同じ符号を記しである。
第５図に示されるように、Ｐ側電極２１は活性層３の幅
に対応したストライプ形状とされ、Ｓ ｉ ０１膜９の
四隅には各々Ｐ側電極２１と同じ厚さのスペーサ１０が
設けられている。ここで、Ｐ側電極２１は幅が２０〜３
０μｍ１厚さが４〜５μｍで金メッキがなされており、
また、スペーサ１０は２０〜３０μｍ角でＰ側電極２１
と同じ厚さで金メッキされている。
に対応したストライプ形状とされ、Ｓ ｉ ０１膜９の
四隅には各々Ｐ側電極２１と同じ厚さのスペーサ１０が
設けられている。ここで、Ｐ側電極２１は幅が２０〜３
０μｍ１厚さが４〜５μｍで金メッキがなされており、
また、スペーサ１０は２０〜３０μｍ角でＰ側電極２１
と同じ厚さで金メッキされている。
この半導体発光装置は、第６図から明らかなように、Ｐ
側電極２１およびスペーサ１０がヒートシンク１２上に
載置され、また、Ｎ側電極２がボンディングワイヤ１５
により取り出し電極１４と接続されるようになされてい
る。また、ヒートシンク１２の表面には金属膜が形成さ
れ、この金属膜によりＰ側電極２１がステム電極１３と
電気的に接続される。これにより、Ｐ側電極２１および
スペーサ１０とヒートシンク１２とが接触していない部
分には間隙が形成され、Ｐ側電極２１に寄生するキャパ
シタの値を低減させることができる。さらに、Ｐ側電極
２１をヒートシンク１２上に載置すると、半導体発光装
置の動作時に最も熱を発生する活性層３をヒートシンク
１２に近づけることができるため、放熱の効果が一層大
きくなり、活性層３の温度上昇による動作速度の低下等
の特性劣化を防止することができる。
側電極２１およびスペーサ１０がヒートシンク１２上に
載置され、また、Ｎ側電極２がボンディングワイヤ１５
により取り出し電極１４と接続されるようになされてい
る。また、ヒートシンク１２の表面には金属膜が形成さ
れ、この金属膜によりＰ側電極２１がステム電極１３と
電気的に接続される。これにより、Ｐ側電極２１および
スペーサ１０とヒートシンク１２とが接触していない部
分には間隙が形成され、Ｐ側電極２１に寄生するキャパ
シタの値を低減させることができる。さらに、Ｐ側電極
２１をヒートシンク１２上に載置すると、半導体発光装
置の動作時に最も熱を発生する活性層３をヒートシンク
１２に近づけることができるため、放熱の効果が一層大
きくなり、活性層３の温度上昇による動作速度の低下等
の特性劣化を防止することができる。
ここで、スペーサ１０は、Ｐ側電極２１と共に半導体発
光装置をヒートシンク１２上に確実に取付けるためのも
のである。
光装置をヒートシンク１２上に確実に取付けるためのも
のである。
この第２実施例の半導体発光装置（活性層３の幅が約２
μｍ）の容量は、約１．ＯｐＦであり、活性層３に寄生
するキャパシタの値にほぼ等しくＰ側電極２１に寄生す
るキャパシタの値は無視できる程小さいことがわかる。
μｍ）の容量は、約１．ＯｐＦであり、活性層３に寄生
するキャパシタの値にほぼ等しくＰ側電極２１に寄生す
るキャパシタの値は無視できる程小さいことがわかる。
以上、詳述したように、本発明に係る半導体発光装置は
、第１の平面電極を活性層の幅に対応した最少面積のス
トライプ形状とすることによって、第１の平面電極に寄
生するキャパシタの値を減少させて高速動作を可能とす
るものである。
、第１の平面電極を活性層の幅に対応した最少面積のス
トライプ形状とすることによって、第１の平面電極に寄
生するキャパシタの値を減少させて高速動作を可能とす
るものである。
第１図は本発明に係る半導体発光装置の原理を示す斜視
図、 第２図は本発明の半導体発光装置の一実施例を示す斜視
図、 第３図は第２図の半導体発光装置の一方の平面電極を示
す図、 第４図は第２図の半導体発光装置をヒートシンクに取付
けた状態を示す概略図、 第５図は本発明の半導体発光装置の他の実施例を示す斜
視図、 第６図は第５図の半導体発光装置をヒートシンクに取付
けた状態を示す概略図、 第７図は従来の半導体発光装置の一例を示す斜視図、 第８図は従来の半導体発光装置の他の例を示す斜視図で
ある。 （符号の説明） １．１１．２１・・・第１の平面電極、２・・・第２の
平面電極、 ３・・・活性層、 ４・・・Ｎ型１ｎＰ基板、 ５・・・Ｎ型１ｎＰ層、 ６・・・半絶縁性１ｎＰ領域、 ７・・・Ｐ型１ｎＰ層、 ８−Ｐ型１ｎＧａＡｓＰ層、 ９・・・ＳｉＯ□膜、 １０・・・スペーサ、 １２・・・ヒートシンク、 １３・・・ステム電極、 １４・・・取り出し電極、 １５・・・ボンディングワイヤ。
図、 第２図は本発明の半導体発光装置の一実施例を示す斜視
図、 第３図は第２図の半導体発光装置の一方の平面電極を示
す図、 第４図は第２図の半導体発光装置をヒートシンクに取付
けた状態を示す概略図、 第５図は本発明の半導体発光装置の他の実施例を示す斜
視図、 第６図は第５図の半導体発光装置をヒートシンクに取付
けた状態を示す概略図、 第７図は従来の半導体発光装置の一例を示す斜視図、 第８図は従来の半導体発光装置の他の例を示す斜視図で
ある。 （符号の説明） １．１１．２１・・・第１の平面電極、２・・・第２の
平面電極、 ３・・・活性層、 ４・・・Ｎ型１ｎＰ基板、 ５・・・Ｎ型１ｎＰ層、 ６・・・半絶縁性１ｎＰ領域、 ７・・・Ｐ型１ｎＰ層、 ８−Ｐ型１ｎＧａＡｓＰ層、 ９・・・ＳｉＯ□膜、 １０・・・スペーサ、 １２・・・ヒートシンク、 １３・・・ステム電極、 １４・・・取り出し電極、 １５・・・ボンディングワイヤ。
Claims (1)
- 【特許請求の範囲】 １、第１の平面電極（１）と、該第１の平面電極（１）
に対向する第２の平面電極（２）と、前記第１および第
２の平面電極（１、２）の間に埋め込まれた活性層（３
）とを備え、前記第１および第２の平面電極（１、２）
により前記活性層（３）に電流を注入して利得を得る半
導体発光装置であって、 前記活性層（３）は、一方向に延伸するストライプ状に
形成されており、 前記第１の平面電極（１）は、前記活性層（３）の幅に
対応して該活性層（３）の伸長方向に延伸するストライ
プ状となていることを特徴とする半導体発光装置。 ２、前記ストライプ状の第１の平面電極には、ボンディ
ングパット部が設けられており、該ボンディングパット
部にボンディングワイヤが接続され、前記第２の平面電
極にヒートシンクが接続されるようになっている特許請
求の範囲第１項に記載の装置。 ３、前記第１の平面電極が形成された絶縁膜の隅部には
各々該第１の平面電極と同じ厚さのスペーサが設けられ
、前記第２の平面電極にボンディングワイヤが接続され
、前記第１の平面電極および前記スペーサにヒートシン
クが接続されるようになっている特許請求の範囲第１項
に記載の装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62110719A JPS63276287A (ja) | 1987-05-08 | 1987-05-08 | 半導体発光装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62110719A JPS63276287A (ja) | 1987-05-08 | 1987-05-08 | 半導体発光装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63276287A true JPS63276287A (ja) | 1988-11-14 |
Family
ID=14542749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62110719A Pending JPS63276287A (ja) | 1987-05-08 | 1987-05-08 | 半導体発光装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63276287A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0902978A1 (en) * | 1996-06-05 | 1999-03-24 | Sarnoff Corporation | Light emitting semiconductor device |
| JPH11233877A (ja) * | 1998-02-16 | 1999-08-27 | Nec Corp | アレイ型レーザダイオード |
| JP2009188273A (ja) * | 2008-02-07 | 2009-08-20 | Rohm Co Ltd | ジャンクションダウン型の光半導体素子及び光半導体装置 |
| US10014457B2 (en) | 2015-12-25 | 2018-07-03 | Nichia Corporation | Light emitting device |
| US10293369B2 (en) | 2016-12-27 | 2019-05-21 | Nichia Corporation | Light emitting device and light irradiation apparatus including the same |
| US10683987B2 (en) | 2016-04-28 | 2020-06-16 | Nichia Corporation | Light emitting device, light irradiation device including the light emitting device, and light emitting unit |
-
1987
- 1987-05-08 JP JP62110719A patent/JPS63276287A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0902978A1 (en) * | 1996-06-05 | 1999-03-24 | Sarnoff Corporation | Light emitting semiconductor device |
| EP0902978A4 (en) * | 1996-06-05 | 2000-02-23 | Sarnoff Corp | LIGHT-EMITTING SEMICONDUCTOR ARRANGEMENT |
| US6417524B1 (en) | 1996-06-05 | 2002-07-09 | Princeton Lightwave Inc. | Light emitting semiconductor device |
| JPH11233877A (ja) * | 1998-02-16 | 1999-08-27 | Nec Corp | アレイ型レーザダイオード |
| US6353625B1 (en) | 1998-02-16 | 2002-03-05 | Nec Corporation | Array type laser diode |
| JP2009188273A (ja) * | 2008-02-07 | 2009-08-20 | Rohm Co Ltd | ジャンクションダウン型の光半導体素子及び光半導体装置 |
| US8193552B2 (en) | 2008-02-07 | 2012-06-05 | Rohm Co., Ltd. | Semiconductor light emitting device of junction-down type and semiconductor light emitting element of junction-down type |
| US10014457B2 (en) | 2015-12-25 | 2018-07-03 | Nichia Corporation | Light emitting device |
| US10683987B2 (en) | 2016-04-28 | 2020-06-16 | Nichia Corporation | Light emitting device, light irradiation device including the light emitting device, and light emitting unit |
| US10293369B2 (en) | 2016-12-27 | 2019-05-21 | Nichia Corporation | Light emitting device and light irradiation apparatus including the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0278280A (ja) | 半導体発光装置 | |
| ATE295011T1 (de) | Oberflächenemittierender laser mit vertikalem resonator | |
| JP2002164622A (ja) | 半導体光素子 | |
| JPH0738457B2 (ja) | 光・電子双安定素子 | |
| JPS63276287A (ja) | 半導体発光装置 | |
| JPS60149156U (ja) | レ−ザ及び光検波器をもつた半導体光源 | |
| JPS63116489A (ja) | 光集積回路 | |
| JP2003115632A (ja) | 光半導体素子の製造方法 | |
| JPS6243357B2 (ja) | ||
| JPH03188692A (ja) | 半導体レーザ装置及び光学記録再生装置 | |
| US4779283A (en) | Semiconductor light emitting device | |
| JPS61289689A (ja) | 半導体発光装置 | |
| JPS63258092A (ja) | 逆チャネル基板プレーナ半導体レーザ | |
| JPS61218194A (ja) | 半導体レ−ザ | |
| JPS61168982A (ja) | 半導体光増幅素子 | |
| JPS63120491A (ja) | 半導体レ−ザ | |
| JPS61176181A (ja) | 半導体発光装置 | |
| JPH0828553B2 (ja) | 半導体レーザ | |
| JP2940185B2 (ja) | 埋め込み型半導体レーザ | |
| JPH07297497A (ja) | 半導体レ−ザ装置及びその製造方法 | |
| JPH06216470A (ja) | 半導体発光素子の製造方法 | |
| JPS6342874B2 (ja) | ||
| JPH05226774A (ja) | 半導体レーザ素子とその製造方法 | |
| JPS63289888A (ja) | 半導体レ−ザ装置 | |
| JPH0449791B2 (ja) |