JPS63275150A - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPS63275150A
JPS63275150A JP62111830A JP11183087A JPS63275150A JP S63275150 A JPS63275150 A JP S63275150A JP 62111830 A JP62111830 A JP 62111830A JP 11183087 A JP11183087 A JP 11183087A JP S63275150 A JPS63275150 A JP S63275150A
Authority
JP
Japan
Prior art keywords
active element
layer
wiring layer
spread
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62111830A
Other languages
English (en)
Inventor
Shingo Kawashima
進吾 川島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62111830A priority Critical patent/JPS63275150A/ja
Publication of JPS63275150A publication Critical patent/JPS63275150A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は混成集積回路装置に関し、特に樹脂封止形の混
成集積回路装置に関する。
〔従来の技術〕
従来、この種の混成集積回路装置は、絶縁基板に能動素
子を搭載しプリコート材で被覆した後、搭載部全体を外
装樹脂体にて被覆していた。
第２図は従来の混成集積回路装置の一例を示す断面図で
ある。
第２図に示すように、まず、アルミナ基板等の絶縁基板
１上に厚膜印刷法等により銀ペースト等を塗布、焼成し
て導体層２と配線層３を形成する。
次に、配線層３のボンディングワイヤ接続部以外の部分
に厚膜印刷法により結晶化ガラス等を用いて作られたガ
ラスペーストを塗布、焼成して保護ガラス層４で被覆す
る。
次に、導体層２上に厚膜印刷法等により銀ペースト等の
熱硬化性の接着材５を塗布し、能動素子６を搭載し接着
材５を硬化し接着した後、能動素子６の電極と配線層３
をボンデインクワイヤ７にて接続し、押出し法等により
フェノール系等のプリコート、材８にて能動素子６と、
ボンディングワイヤ７と、配線層３の一部を被覆する。
最後に、回路素子搭載部全体をモールド晟形法等により
エポキシ系等の外装樹脂体１０により被覆し、混成集積
回路装置を得る。
〔発明の効果〕
前述したように、従来の混成集積回路装置ては、能動素
子を被覆しているプリコート材と外装樹脂体は絶縁体で
あるため、例えば高電圧のかかった近傍で混成集積回路
装置を動作させたときに、高電圧によって発生する雑音
が能動素子の信号ラインに乗って信号を反転させる等の
誤動作を起すという問題点があった。
本発明の目的は、外部からの雑音による能動素子の誤動
作を防いだ混成集積回路装置を提供することにある。
〔問題点を解決するための手段〕
本発明の混成集積回路装置は、絶縁基板と、該絶縁基板
上に設けられた導体層及び配線層と、前記導体層に導電
性接着材にて取付けられる能動素子と、該能動素子の電
極と前記配線層を接続するボンティングワイヤと、前記
能動素子と前記ボンディングワイヤを被覆するプリヨー
１〜材と、該プリコート材を含んで前記絶縁基板を封止
する外装樹脂体とを有する混成集積回路装置において、
前記プリコート材と前記外装樹脂体との間に一端を接地
したシールド層を設けた構造となっている。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
。
第１図は本発明の一実施例を示す断面図である。
第１図に示すように、ます、アルミナ基板等の絶縁基板
１上に厚膜印刷法等により銀ペースト等を塗布、焼成し
て導体層２と配線層３を形成する。
次に、配線層３のホンティングワイヤ接続部以外に厚膜
印刷法により結晶化ガラス等を用いて作されたガラスペ
ーストを塗布、焼成して保護ガラス層４で被覆する。
次に、導体層２上に厚膜印刷法により銀ペースト等の熱
硬化性の接着材５を塗布し、能動素子６を搭載し接着材
５を硬化し接着した後、能動素子６の電極と配線層３を
ボンディングワイヤにて接続し、押出し法等によりフェ
ノール系等のプリコート材８にて能動素子６と、ボンデ
ィングワイヤ７と、配線層３の一部を被覆する。
次に、プリコート材８の全面に金属の蒸着や銀ペースト
の塗布等により、一端を接地配線導体１１に接続したシ
ールド層９を形成する。
最後に、回路素子搭載部全体をモールド形成法等により
エポキシ系等の外装樹脂体１０により被覆し、混成集積
回路装置が得られる。
〔発明の効果〕
以上説明したように本発明は、能動素子を被覆したプリ
コート材と外装樹脂体との間に一端を接地したシールド
層を形成することにより、外部からの雑音による能動素
子の誤動作を防止出来るという効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例を示す断面図、第２図は従来
の混成集積回路装置の一例を示す断面図である。 １・・・絶縁基板、２・・・導体層、３・・・配線層、
４・・・保護ガラス層、５・・・接着材、６・・・能動
素子、７・・・ボンディングワイヤ、８・・・プリコー
ト材、９・・・シールド層、１０・・・外装樹脂体、１
１・・・接地配線導体。

Claims (1)

    【特許請求の範囲】
  1. 　絶縁基板と、該絶縁基板上に設けられた導体層及び配
    線層と、前記導体層に導電性接着材にて取付けられる能
    動素子と、該能動素子の電極と前記配線層を接続するボ
    ンディングワイヤと、前記能動素子と前記ボンディング
    ワイヤを被覆するプリコート材と、該プリコート材を含
    んで前記絶縁基板を封止する外装樹脂体とを有する混成
    集積回路装置において、前記プリコート材と前記外装樹
    脂体との間に一端を接地したシールド層を設けたことを
    特徴とする混成集積回路装置。
JP62111830A 1987-05-07 1987-05-07 混成集積回路装置 Pending JPS63275150A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62111830A JPS63275150A (ja) 1987-05-07 1987-05-07 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62111830A JPS63275150A (ja) 1987-05-07 1987-05-07 混成集積回路装置

Publications (1)

Publication Number Publication Date
JPS63275150A true JPS63275150A (ja) 1988-11-11

Family

ID=14571235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62111830A Pending JPS63275150A (ja) 1987-05-07 1987-05-07 混成集積回路装置

Country Status (1)

Country Link
JP (1) JPS63275150A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355016A (en) * 1993-05-03 1994-10-11 Motorola, Inc. Shielded EPROM package
JP2017520903A (ja) * 2014-04-18 2017-07-27 ヘンケル・アクチェンゲゼルシャフト・ウント・コムパニー・コマンディットゲゼルシャフト・アウフ・アクチェンＨｅｎｋｅｌ ＡＧ ＆ Ｃｏ． ＫＧａＡ Ｅｍｉ遮蔽組成物およびそれを適用する方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4821569B1 (ja) * 1968-10-17 1973-06-29
JPS5324449B1 (ja) * 1967-08-14 1978-07-20
JPS5734354A (en) * 1980-08-08 1982-02-24 Mitsubishi Electric Corp Packaging method of electronic parts

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5324449B1 (ja) * 1967-08-14 1978-07-20
JPS4821569B1 (ja) * 1968-10-17 1973-06-29
JPS5734354A (en) * 1980-08-08 1982-02-24 Mitsubishi Electric Corp Packaging method of electronic parts

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355016A (en) * 1993-05-03 1994-10-11 Motorola, Inc. Shielded EPROM package
JP2017520903A (ja) * 2014-04-18 2017-07-27 ヘンケル・アクチェンゲゼルシャフト・ウント・コムパニー・コマンディットゲゼルシャフト・アウフ・アクチェンＨｅｎｋｅｌ ＡＧ ＆ Ｃｏ． ＫＧａＡ Ｅｍｉ遮蔽組成物およびそれを適用する方法
US10287444B2 (en) 2014-04-18 2019-05-14 Henkel Ag & Co. Kgaa EMI shielding composition and process for applying it

Similar Documents

Publication Publication Date Title
JPS63275150A (ja) 混成集積回路装置
JPH06268100A (ja) 半導体装置の封止構造および封止方法
JP2734424B2 (ja) 半導体装置
JPS63262860A (ja) 混成集積回路装置
JP2002373961A (ja) 樹脂封止型電子装置
JP2757570B2 (ja) 金属基板の実装構造
JPS6142415B2 (ja)
JPH06283883A (ja) シールド基板
JPS62235799A (ja) 混成集積回路装置
JPS6239036A (ja) ハイブリツドｉｃ
JPH0722768A (ja) 導電性ケースの接着方法
JPS5951555A (ja) 半導体集積回路装置
JP2865054B2 (ja) 回路基板装置及びその製造方法
JPH0536299Y2 (ja)
JPH0294535A (ja) 混成集積回路
JPS6020956Y2 (ja) 半導体受光素子
JPS597769Y2 (ja) 弾性表面波装置
GB2074791A (en) Mounting of circuit elements on substrates
JPS5851684B2 (ja) 圧電磁器「ろ」波器
JPS641077B2 (ja)
JPS5961094A (ja) 複合電子部品の製造方法
JPH04277658A (ja) メタルコア基板
JPS63244677A (ja) 混成集積回路装置
JPH0579169B2 (ja)
JPS5937598B2 (ja) 半導体装置