JPS63271520A - デ−タ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明は、記憶手段を有する処理装置と、外部の記憶装
置との間に介在し、上記処理装置に従って上記外部の記
憶装置を制御する制御装置において、上記外部の記憶装
置上に書きこまれる制御データを作成する場合、制御装
置内に大容量のデータバッファを設けなければならない
という問題を解決すべく、主記憶装置を制御データ用の
バッファとして利用することにより、制御装置内にデー
タバッファを設けずに、制御装置での外部記憶装置用制
御データ作成を可能としたものである。

〔産業上の利用分野〕

近年、情報処理システムにおいて、外部記憶装置への制
御データの書込みに要する制御装置の小型化やソフトウ
ェアの負荷軽減の要求が顕著になってきている。

本発明は上記要求に基づく外部記憶装置への制御データ
書込みに係わり、特に制御データ用人容量データバッフ
ァを持たずに制御データ作成を行う制御装置に関するも
のである。

〔従来の技術〕

従来技術にあっては、外部記憶装置に制御データを転送
する場合、第１に、制御データをソフトウェアにより作
成して主記憶上に用意してから、外部記憶装置にデータ
転送するもの、第２に、制御装置内で制御データを作成
および蓄積し、制御装置内のデータバッファに制御１−
夕を蓄積した後で、外部記憶装置に転送するものが存在
した。

〔発明が解決しようとする問題点〕

上記第１の従来技術にあっては、処理装置に接続される
各種の外部記憶装置にそれぞれ固有の制御データを作成
するためのソフトウェアが必要であり、処理装置での負
担が大きいという問題があった。

さらに、第２の従来技術にあっては、外部記憶装置に対
応して設けられた制御装置によって制御データが作成さ
れるため、処理装置側での負担は少なくてすむが、制御
装置のそれぞれに制御データを蓄積するための大容量デ
ータバッフ１が必要であるという問題があった。

本発明は上記問題点に鑑み、制御装置側で制御データを
作成するとともに、処理装置の主記憶装置をデータバッ
ファとして利用することにより、処理装置における処理
効率の低下を防ぎ、制御装置のデータバッファを不要と
したデータ処理装置を実現するものである。

〔問題点を解決するための手段〕

第１図に本発明データ処理装置の原理ブロック図を示す
。

第１図図示のデータ処理装置は、記憶手段１３０を有す
る処理装置１０と、外部の記憶装置３０との間に介在し
、該処理装置１０に従って該外部の記憶装置３０を制御
する制御装置２０において、該外部の記憶装置３０を制
御するために該外部の記憶装置３０上に書込まれる制御
データを、該処理装置１０に従って作成する制御手段２
１０と、該制御手段２１０に従い、該制御データを該記
憶手段１３０に転送するとともに、該記憶手段１３０上
の制御データを該外部の記憶装置＆３０へ転送せしめる
転送手段２３０とを具備し、該制御データを該記憶手段
１３０に蓄積した後、該外部の記憶装置３０に転送せし
めるものである。

、〔作用〕 本発明のデータ処理装置にあっては、制御装置内で作成
した制御データを処理装置側の主記憶装置に逐次転送し
、制御データが主記憶装置上に蓄積された時点で外部記
憶装置に転送することにより、外部記憶装置への制御デ
ータの書込み処理を行うものである。

〔実施例〕

本発明のデータ処理装置の一実施例を第２図に示す。

第２図において、処理装置１は各種のデータ処理を行う
ものであり、制御装置２は処理装置１からの命令に従っ
て、外部記憶装置であるディスク′装置３１を制御する
ものである。

中央処理装置１１はシステムバス１２により、主記憶装
置１３および外部の制御装置２と接続されている。

制御装置２内のマイクロプロセッサ（Ｍ　Ｐ　Ｕ）２１
はマイクロバス２２によってＤＭＡコントローラ２３、
データラッチ２４、Ｉ１０コントローラ２５に接続され
ている。

ＤＭＡコントローラ２３はＭＰＵ２１からの命令に従っ
てデータの転送を制御するものであり、データラッチ２
４のデータを主記憶装置１３に転送する時に、処理装置
１へ主記憶装置１３のアドレスを送出するものである。

データランチ２４は、ＤＭＡコントローラ２３の制御の
もとにマイクロバス２２あるいはシステムバス１２上の
データを一時格納する小容量の記憶手段である。

Ｉ１０コントローラ２５は、マイクロバス２２上のデー
タを取込み、ＭＰＵ２１の命令に従って該データをディ
スク装置３１へ書込むとともに、該ディスク装置３１′
のデータを読出すものである。

ディスク装置３１は、媒体上の所定位置にアドレス情報
を書込むこと、すなわちイニシャライズ処理によってデ
ータの読出しおよび書込みが可能となる。これは例えば
、ディスク装置３１上の記憶位置が、ａ個のシリンダか
らなり、それぞれのシリンダにｂ個のトラックを持ち、
各トラックはそれぞれ０個のセクタからなるものとする
と、ディスク装置３１′上のａＸｂＸｃ個のセクタに、
それぞれアドレス情報を書込むことである。なお、ここ
でいうアドレス情報とは例えば、フラグ、シリンダ番号
、トラック番号、セクタ番号、チェックコードからなる
データである。

続いて、本発明データ処理装置のディスク装置イニシャ
ライズ処理動作を詳細に説明する。

まず、制御装置２内のＭＰＵ２１は、処理装置１からの
イニシャライズ処理命令がデータラッチ２４に取り込ま
れると、第１のセクタを表すアドレス情報を作成し、マ
イクロバス２２を介してデータラッチ２４に書込むとと
もに、ＤＭＡコントローラ２３を起動する。ＤＭＡコン
トローラ２３は、ＭＰＵ２１の命令に従い、主記憶装置
１３の記憶位置を表すアドレスをシステムバス１２上に
送出して、データラッチ２４上のアドレス情報をシステ
ムバス１２経出で主記憶装置１３に転送する。

同様にして、ａＸｂＸｃ個のアドレス情報が主記憶装置
１３に蓄積されるまで、アドレス情報の作成と転送を繰
返す。

次に、最後のセクタを表すアドレス情報が主記憶装置１
３に蓄積された時点で、ＭＰＵ２１はＤＭＡコントロー
ラ２３およびＩ１０コントローラ２５を起動する。ＤＭ
Ａコントローラ２３は、今度は主記憶装置１３に蓄積さ
れたすべてのアドレス情報を、システムバス１２を介し
て、データラッチ２４に格納し、マイクロバス２２へ送
出する。

Ｉ１０コントローラ２５は、マイクロバス２２上のアド
レス情報を取込み、逐次ディスク装置３１の各セクタに
書込んでゆく。

なお、上記説明においては全アドレス情報を蓄積してか
らディスク装置３１へ転送する場合について述べたが、
他の実施例として、各シリンダごとにｂＸｃ個のアドレ
ス情報を蓄積してディスク装置に書込む動作を、３回繰
返すことが考えられる。

また、ディスク装Ｗ３１上に欠陥レコードが発見された
時、その欠陥レコードを含むシリンダ全体を他の代替シ
リンダに書き移す場合にあっては、処理装置１から指定
する特定のシリンダについてのみアドレス情報の蓄積お
よび書込みを行うことにより、アドレス情報の書き移し
が可能となる。

〔発明の効果〕

以上詳細に説明した様に本発明によれば、処理装置に接
続された外部記憶装置の制御データを制御装置で作成す
ることにより、処理装置でのソフトウェア処理が軽減さ
れ、処理効率の低下が防止される。

また、制御データのバッファとして処理装置側の主記憶
装置を使用することにより、制御装置内の大容量データ
バッファが不要となる。

さらに、制御データの転送経路には、通常のデータ転送
と同一経路を使うため、専用の転送経路も不要である。

【図面の簡単な説明】

第１図は、本発明のデータ処理装置の原理ブロック図、 第２図は、本発明のデータ処理装置の一実施例、を示す
。 図面において、 ヤは、処理装置、 ぐは、制御装置、 号は、外部記憶装置、 １１は、中央処理装置、 １２は、システムバス、 １３は、主記憶装置、 ２１は、マイクロプロセッサ、 ２２は、マイクロバス、 ２３は、ＤＭＡコントローラ、 ２４は、データラッチ、 ２５は、Ｉ１０コントローラ、 ３１は、ディスク装置、 をそれぞれ示す。 冬発明／Ｉ／Ｐ理ブロワクロ ′￥−１１２１ 木是ｅＩ４−−大施伊１ 茅　ｚｒ２

Claims (2)

【特許請求の範囲】
1. （１）記憶手段（１３０）を有する処理装置（１０）と
   、外部の記憶装置（３０）との間に介在し、該処理装置
   （１０）に従って該外部の記憶装置（３０）を制御する
   制御装置（２０）において、 該外部の記憶装置（３０）を制御するための制御データ
   を、該処理装置（１０）に従って作成する制御手段（２
   １０）と、 上記制御手段（２１０）に従い、該制御データを該記憶
   手段（１３０）に転送するとともに、該記憶手段（１３
   ０）上の制御データを該外部の記憶装置（３０）へ転送
   せしめる転送手段（２３０）とを具備し、上記制御デー
   タを上記記憶手段（１３０）に蓄積した後、上記外部の
   記憶装置（３０）に転送せしめることを特徴とするデー
   タ処理装置。
2. （２）上記制御データは、アドレスデータであることを
   特徴とする特許請求の範囲第１項記載のデータ処理装置
   。