JPS63269621A - 比較形アナログ・デイジタル変換器 - Google Patents
比較形アナログ・デイジタル変換器Info
- Publication number
- JPS63269621A JPS63269621A JP10505587A JP10505587A JPS63269621A JP S63269621 A JPS63269621 A JP S63269621A JP 10505587 A JP10505587 A JP 10505587A JP 10505587 A JP10505587 A JP 10505587A JP S63269621 A JPS63269621 A JP S63269621A
- Authority
- JP
- Japan
- Prior art keywords
- length
- contact
- resistor
- resistance
- equal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000052 comparative effect Effects 0.000 claims description 4
- 239000002184 metal Substances 0.000 abstract description 3
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は比較形アナログ・ディジタル変換器（以下Ａ／
Ｄ変換器と記す）、特に、集積回路における抵抗ストリ
ングを含む比較形Ａ／Ｄ変換器に関する。
Ｄ変換器と記す）、特に、集積回路における抵抗ストリ
ングを含む比較形Ａ／Ｄ変換器に関する。
従来のこの種の比較形Ａ／Ｄ変換器の第１の例を第２図
に示す。
に示す。
本例は、抵抗ストリングを構成する抵抗Ｒｘ’（Ｘ＝１
〜２Ｎ−２）個々とコンパレータＣＹ′（Ｙ＝１〜２Ｎ
−１＞の長さをそろえることによって抵抗Ｒｘ’とコン
パレータＣＹ’を接続する配線ＷＹ′の長さ及び方向を
等しくし、また、コンタクトＴＹ’の長さを抵抗Ｒｘ′
のそれの１０分の１としている。この結果、抵抗ストリ
ングの抵抗値のコンタクトＴＹ’による影響を小さくし
、抵抗ストリングの相対精度は、拡散抵抗の相対精度で
決まるため精度が高くとれることになる。
〜２Ｎ−２）個々とコンパレータＣＹ′（Ｙ＝１〜２Ｎ
−１＞の長さをそろえることによって抵抗Ｒｘ’とコン
パレータＣＹ’を接続する配線ＷＹ′の長さ及び方向を
等しくし、また、コンタクトＴＹ’の長さを抵抗Ｒｘ′
のそれの１０分の１としている。この結果、抵抗ストリ
ングの抵抗値のコンタクトＴＹ’による影響を小さくし
、抵抗ストリングの相対精度は、拡散抵抗の相対精度で
決まるため精度が高くとれることになる。
第３図は、第２の従来例を示し、抵抗ストリングの各抵
抗Ｒｙ″は抵抗ストリングの長さを短くすることによっ
て抵抗値をさげ、抵抗ストリングの抵抗と寄生容量によ
る充放電時間を短くすることでＡ／Ｄ変換器のスピード
を速くしている。
抗Ｒｙ″は抵抗ストリングの長さを短くすることによっ
て抵抗値をさげ、抵抗ストリングの抵抗と寄生容量によ
る充放電時間を短くすることでＡ／Ｄ変換器のスピード
を速くしている。
上述した第１の従来例は、スイッチによって入力電圧か
ら基準電圧に切り換えるスピードを上げるべく抵抗スト
リングの抵抗値をさげるためには、各抵抗ＲＸ’の幅を
広くしなければならず、その結果、寄生容量が増加して
スピードが速くならないという欠点がある。
ら基準電圧に切り換えるスピードを上げるべく抵抗スト
リングの抵抗値をさげるためには、各抵抗ＲＸ’の幅を
広くしなければならず、その結果、寄生容量が増加して
スピードが速くならないという欠点がある。
また、第２の従来例は、各々のコンパレータと抵抗の分
割点を接続する配線ＷＹ”の相対精度が高くないため、
Ａ／Ｄ変換器の精度が悪くなるという欠点がある。
割点を接続する配線ＷＹ”の相対精度が高くないため、
Ａ／Ｄ変換器の精度が悪くなるという欠点がある。
上述した従来のＡ／Ｄ変換器に対し、本発明は、各々の
コンパレータと抵抗ストリングの対応する抵抗の高さを
等しくし、各々のコンパレータと抵抗ストリングの分割
点とを接続する部分のコンタクトの長さを抵抗個々の長
さの５分と１程度以上になるように大きくすることによ
って、コンタクト抵抗の抵抗値自体をさげ、抵抗ストリ
ングの抵抗値に対し、充分小さくすることで抵抗ストリ
ングの抵抗値の相対精度を劣化させず、かつ抵抗ストリ
ングの抵抗値を小さくできるというレイアウトを採るこ
とにより、高精度で高速のＡ／Ｄ変換器を提供できると
いう独創的内容を有する。
コンパレータと抵抗ストリングの対応する抵抗の高さを
等しくし、各々のコンパレータと抵抗ストリングの分割
点とを接続する部分のコンタクトの長さを抵抗個々の長
さの５分と１程度以上になるように大きくすることによ
って、コンタクト抵抗の抵抗値自体をさげ、抵抗ストリ
ングの抵抗値に対し、充分小さくすることで抵抗ストリ
ングの抵抗値の相対精度を劣化させず、かつ抵抗ストリ
ングの抵抗値を小さくできるというレイアウトを採るこ
とにより、高精度で高速のＡ／Ｄ変換器を提供できると
いう独創的内容を有する。
本発明のＡ／Ｄ変換器は、各々のコンパレータと対応す
る抵抗ストリングの各々の抵抗の高さが等しく各々のコ
ンパレータと各々の抵抗の分割点のコンタクトの高さが
、各々の抵抗の高さの１１５以上である。
る抵抗ストリングの各々の抵抗の高さが等しく各々のコ
ンパレータと各々の抵抗の分割点のコンタクトの高さが
、各々の抵抗の高さの１１５以上である。
次に本発明について図面を用いて説明する。
第１図は本発明の一実施例のレイアウト図である。
本実施例は、（２Ｎ−１）個のコンパレータＣＹ（Ｙ＝
１〜２Ｎ−１）、（２Ｎ−２）個の抵抗Ｒｘ（Ｘ ＝
１〜２Ｎ−１）と、（２Ｎ−１＞個のコンタクトＴＹと
、コンパレータＣ１〜０２Ｎ−１とコンタクト７１〜７
２Ｎ−□を接続する（２Ｎ−１）個の配線ＷＹから構成
され、これらすべての素子は同一チップ内の集積回路上
に形成されている。
１〜２Ｎ−１）、（２Ｎ−２）個の抵抗Ｒｘ（Ｘ ＝
１〜２Ｎ−１）と、（２Ｎ−１＞個のコンタクトＴＹと
、コンパレータＣ１〜０２Ｎ−１とコンタクト７１〜７
２Ｎ−□を接続する（２Ｎ−１）個の配線ＷＹから構成
され、これらすべての素子は同一チップ内の集積回路上
に形成されている。
抵抗Ｒｘは、抵抗ストリングを構成し１本の拡散層でつ
くられている。コンタクトＴ１は電源電圧に接続され、
コンタクトＴ２．−１は接地される。
くられている。コンタクトＴ１は電源電圧に接続され、
コンタクトＴ２．−１は接地される。
この結果、抵抗ストリングは抵抗Ｒｘ（Ｘ＝１〜２Ｎ−
２）よる電圧降下分に相当する基準電圧を発生する。こ
れらの基準電圧は、コンタクトＴＹ（Ｙ＝１−２Ｎ−１
＞と配線ＷＹを介してコンパレータＣＹに供給されてい
る。
２）よる電圧降下分に相当する基準電圧を発生する。こ
れらの基準電圧は、コンタクトＴＹ（Ｙ＝１−２Ｎ−１
＞と配線ＷＹを介してコンパレータＣＹに供給されてい
る。
コンパレータＣＹは、対応する基準電圧と、外部から並
列に供給される入力電圧（図示省略）を内蔵するスイッ
チにより切り換えて受入れ、両者を比較する。この比較
の結果は符号変換回路（図示省略）に供給されて、アナ
ログ信号である入力電圧に対応したディジタル電圧を得
るようにしている。
列に供給される入力電圧（図示省略）を内蔵するスイッ
チにより切り換えて受入れ、両者を比較する。この比較
の結果は符号変換回路（図示省略）に供給されて、アナ
ログ信号である入力電圧に対応したディジタル電圧を得
るようにしている。
コンタクトＴｌ〜Ｔ ２Ｎ−２は、抵抗Ｒ１とＲ２。
Ｒ２とＲ３，・・・Ｒ，−１とＲＮ、ＲＮとＲＮや、。
・・・Ｒ２Ｎ−３とＲ２Ｎ−２の各接続点および抵抗Ｒ
１とＲ２Ｎ−２の他端に設けられ、また金属であるため
、その比抵抗Ｒ１〜Ｒ２Ｎ−２の各々の比抵抗に比べ充
分小さい。
１とＲ２Ｎ−２の他端に設けられ、また金属であるため
、その比抵抗Ｒ１〜Ｒ２Ｎ−２の各々の比抵抗に比べ充
分小さい。
コンタクトＴＹの長さ！。を抵抗ＲＹの長さ！！ａに等
しくすると、コンタクトＴＹの部分では、電流は比抵抗
の低い金属部分を流れるので、コンタクトＴＶの部分の
抵抗はほぼコンタクト抵抗で決まる。
しくすると、コンタクトＴＹの部分では、電流は比抵抗
の低い金属部分を流れるので、コンタクトＴＶの部分の
抵抗はほぼコンタクト抵抗で決まる。
抵抗ストリングの長さは、コンパレータＣＹの長さと等
しくしてあり、また１ｃ＝ｌＲであるため、抵抗Ｒ１〜
Ｒ２ｈ−２の長さは第２図に示した抵抗Ｒ′１〜Ｒ’２
ト２より短かいことになり、従ってそれらの抵抗値も小
さくなる。
しくしてあり、また１ｃ＝ｌＲであるため、抵抗Ｒ１〜
Ｒ２ｈ−２の長さは第２図に示した抵抗Ｒ′１〜Ｒ’２
ト２より短かいことになり、従ってそれらの抵抗値も小
さくなる。
さらにコンタクトＴＹと対応するコンパレータＣＹを接
続する配線ＷＹの長さ方向も等しいことになるので相対
精度が高くとれる。
続する配線ＷＹの長さ方向も等しいことになるので相対
精度が高くとれる。
本実施例は、第２図に示した従来例に対して、同じ抵抗
値を得るための抵抗Ｒｘの底面の寄生容量は約１／４で
あり、抵抗ストリングの抵抗値と抵抗ＲＸの寄生容量か
ら成る部分の充放電時間は約半分となる。
値を得るための抵抗Ｒｘの底面の寄生容量は約１／４で
あり、抵抗ストリングの抵抗値と抵抗ＲＸの寄生容量か
ら成る部分の充放電時間は約半分となる。
一方、抵抗ストリングの抵抗値の相対精度とコンタクト
の大きさとの関係は、第４図に示すように、コンタクト
が小さい領域では、相対精度は抵抗部分の相対精度で決
まり、コンタクトが大きくなるとコンタクト抵抗のバラ
ツキが相対精度にきくため相対精度は劣化する。
の大きさとの関係は、第４図に示すように、コンタクト
が小さい領域では、相対精度は抵抗部分の相対精度で決
まり、コンタクトが大きくなるとコンタクト抵抗のバラ
ツキが相対精度にきくため相対精度は劣化する。
コンタクトがさらに大きくなると、コンタクト抵抗の抵
抗値が抵抗ストリングの抵抗の抵抗値に比べ小さくなる
ため、コンタクト抵抗のバラツキが相対精度にあまり影
響しなくなり、相対精度は抵抗ストリングの抵抗の相対
精度が支配的となる。
抗値が抵抗ストリングの抵抗の抵抗値に比べ小さくなる
ため、コンタクト抵抗のバラツキが相対精度にあまり影
響しなくなり、相対精度は抵抗ストリングの抵抗の相対
精度が支配的となる。
本発明におけるコンタクトの長さは、第４図でピーク値
を与える大きさより大きく設定され、その最小値は、抵
抗ストリングを構成する抵抗個々の５分の１程度である
。
を与える大きさより大きく設定され、その最小値は、抵
抗ストリングを構成する抵抗個々の５分の１程度である
。
なお、抵抗ストリングの抵抗Ｒ×を拡散層に代えて多結
晶シリコンで形成することにより、抵抗値をさらにさげ
、寄生容量を大幅に減少させることもできる。
晶シリコンで形成することにより、抵抗値をさらにさげ
、寄生容量を大幅に減少させることもできる。
以上説明したように、本発明は抵抗ストリングの抵抗個
々とコンパレータの長さを等しくし、抵抗の分割点のコ
ンタクトを大きくすることにより、Ａ／Ｄ変換器の精度
を上げ、かつ高速切換ができる効果がある。
々とコンパレータの長さを等しくし、抵抗の分割点のコ
ンタクトを大きくすることにより、Ａ／Ｄ変換器の精度
を上げ、かつ高速切換ができる効果がある。
第１図は本発明の一実施例を示し、第２図、第３図は従
来例および第４図は本発明を説明するための図をそれぞ
れ示す。 ＲＸ 、ＲＸ’ 、Ｆｊｘ””’抵抗、Ｔｙ 、 ＴＹ
′。 ＴＹ″・・・コンタクト、ＣＹ 、ＣＹ ’ 、ＣＹ”
・・・コンパレータ、Ｗｙ 、 ＷＹ ’ 、 ＷＹ
”・・・配線。 ただし、Ｘ＝１〜２Ｎ−２，Ｙ＝１〜２Ｎ−１゜Ｗｔ配
線 第１図 ７Ｊｚ回 ガ３図 コンタクトの大さぎ 方４目
来例および第４図は本発明を説明するための図をそれぞ
れ示す。 ＲＸ 、ＲＸ’ 、Ｆｊｘ””’抵抗、Ｔｙ 、 ＴＹ
′。 ＴＹ″・・・コンタクト、ＣＹ 、ＣＹ ’ 、ＣＹ”
・・・コンパレータ、Ｗｙ 、 ＷＹ ’ 、 ＷＹ
”・・・配線。 ただし、Ｘ＝１〜２Ｎ−２，Ｙ＝１〜２Ｎ−１゜Ｗｔ配
線 第１図 ７Ｊｚ回 ガ３図 コンタクトの大さぎ 方４目
Claims (1)
- 抵抗個々と対応するコンパレータの長さを等しくし、か
つ前記抵抗の両端を前記コンパレータに接続するための
コンタクトの長さを前記抵抗の長さの５分の１程度以上
としたことを特徴とする集積回路内に形成された比較形
アナログ・ディジタル変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10505587A JPS63269621A (ja) | 1987-04-27 | 1987-04-27 | 比較形アナログ・デイジタル変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10505587A JPS63269621A (ja) | 1987-04-27 | 1987-04-27 | 比較形アナログ・デイジタル変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63269621A true JPS63269621A (ja) | 1988-11-07 |
Family
ID=14397298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10505587A Pending JPS63269621A (ja) | 1987-04-27 | 1987-04-27 | 比較形アナログ・デイジタル変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63269621A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01245716A (ja) * | 1988-03-28 | 1989-09-29 | Matsushita Electric Ind Co Ltd | アナログ・デジタル変換回路 |
-
1987
- 1987-04-27 JP JP10505587A patent/JPS63269621A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01245716A (ja) * | 1988-03-28 | 1989-09-29 | Matsushita Electric Ind Co Ltd | アナログ・デジタル変換回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1168050A (ja) | スイッチドキャパシタアレイ | |
| JPH036112A (ja) | 集積回路高周波入力減衰器回路 | |
| JPS58198922A (ja) | 半導体集積回路によるｄ／ａ変換回路 | |
| JPS63269621A (ja) | 比較形アナログ・デイジタル変換器 | |
| JP3028420B2 (ja) | 半導体集積装置 | |
| JP2737927B2 (ja) | 抵抗分圧型ディジタル−アナログ変換器 | |
| JPH0750584A (ja) | Ａ／ｄ変換器 | |
| KR950010210B1 (ko) | 전자 회로 및 아나로그 대 디지탈 컨버터 | |
| JPH0578214B2 (ja) | ||
| JP2663845B2 (ja) | デジタル・アナログ変換器 | |
| JPH01248535A (ja) | セミカスタム集積回路 | |
| JPH09213883A (ja) | 半導体集積回路用抵抗素子 | |
| JPH0795590B2 (ja) | セミカスタム半導体集積回路の設計方法 | |
| JPH0448308A (ja) | 定電流源回路 | |
| JPH0438602Y2 (ja) | ||
| JPH01296822A (ja) | アナログ・デジタル変換器 | |
| JP3031582B2 (ja) | 半導体集積回路 | |
| JP2823743B2 (ja) | 半導体集積装置 | |
| JPS58171843A (ja) | 半導体集積回路装置 | |
| JPS61288521A (ja) | 電子装置 | |
| JP2811015B2 (ja) | 直並列ａｄ変換器 | |
| JPS6412103B2 (ja) | ||
| JP2734029B2 (ja) | 直並列形ａｄ変換器 | |
| JP3245273B2 (ja) | 半導体装置 | |
| JPS5848525A (ja) | 容量分圧回路 |