JPS63268288A - 混成集積回路の半田付方法 - Google Patents
混成集積回路の半田付方法Info
- Publication number
- JPS63268288A JPS63268288A JP10353687A JP10353687A JPS63268288A JP S63268288 A JPS63268288 A JP S63268288A JP 10353687 A JP10353687 A JP 10353687A JP 10353687 A JP10353687 A JP 10353687A JP S63268288 A JPS63268288 A JP S63268288A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- solder
- solder paste
- mask
- bonded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 238000005476 soldering Methods 0.000 title claims description 19
- 229910000679 solder Inorganic materials 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000007789 sealing Methods 0.000 abstract description 3
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 238000002844 melting Methods 0.000 abstract description 2
- 230000008018 melting Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 4
- 239000010409 thin film Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000006071 cream Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は硬質チップコートを有する混成集積回路の半田
付方法に関するものである。
付方法に関するものである。
従来の技術
従来のこの種の半田付方法は第６図〜第９図に示すよう
にして行われている。すなわち第６図人。
にして行われている。すなわち第６図人。
Ｂは、混成集積回路のボンディング済の構成を示２ヘノ
している。絶縁基板１上に厚膜、薄膜パターンが回路形
成されている。
成されている。
２はチップ部品の電極部及び半田が必要な半田電極であ
る。３は酸化膜よシなる配線パターン保護用膜である。
る。３は酸化膜よシなる配線パターン保護用膜である。
４はボンディング部分の保護コートとしてのチップコー
トで、硬化状態で軟質、硬質タイプに分けられる。両者
ともに、チップ部品を半田付は又はパターン上へ半田を
付ける場合。
トで、硬化状態で軟質、硬質タイプに分けられる。両者
ともに、チップ部品を半田付は又はパターン上へ半田を
付ける場合。
ボンディング部分の保護コート４の凸部があるため、半
田付方式が制約されていた。
田付方式が制約されていた。
第７図〜第９図は、従来の半田付方法の例で、まず第７
図に示すように、絶縁基板１上のチップ部品の指定位置
に接着剤１２または粘着性材料を塗布する。次に第８図
に示すように、チップ部品１１を指定位置にマウントし
硬化固定した後、この絶縁基板１を第９図Ａ、Ｂに示す
方法により半田付けを実施する。なお、１３は半田槽、
１４は半田である。この場合第９図人はディップ方式。
図に示すように、絶縁基板１上のチップ部品の指定位置
に接着剤１２または粘着性材料を塗布する。次に第８図
に示すように、チップ部品１１を指定位置にマウントし
硬化固定した後、この絶縁基板１を第９図Ａ、Ｂに示す
方法により半田付けを実施する。なお、１３は半田槽、
１４は半田である。この場合第９図人はディップ方式。
第９図Ｂは噴流方式で、この二つの半田付方法が採用さ
れていた。
れていた。
３パノ
発明が解決しようとする問題点
このような従来の方法では５いずれの場合もマウント部
品の形状、半田付挿入方向により半田の回りが悪く、チ
ップ部品を確実に部品電極に接続さぜるためには、面積
の大きな対応電極が必要であシ、かつ半田付の際の半田
ブリッジを防ぐためにもチップ部品の高密度実装に限界
があった。
品の形状、半田付挿入方向により半田の回りが悪く、チ
ップ部品を確実に部品電極に接続さぜるためには、面積
の大きな対応電極が必要であシ、かつ半田付の際の半田
ブリッジを防ぐためにもチップ部品の高密度実装に限界
があった。
本発明は、このような従来の欠点を除去するもので、確
実な半田量が行えるようにするものである。
実な半田量が行えるようにするものである。
問題点を解決するための手段
この問題点を解決するために本発明は、混成集積回路の
ボンディング部に硬質チップコートを施し、このボンデ
ィング済基板に逃げ窓穴加工された印刷用マスクを用い
て、半田が必要なパターン部へ半田ペースト塗布を行う
もので、これによりチップ部品をマウントした後、熱処
理して、半田接続する混成集積回路の半田付方法である
。
ボンディング部に硬質チップコートを施し、このボンデ
ィング済基板に逃げ窓穴加工された印刷用マスクを用い
て、半田が必要なパターン部へ半田ペースト塗布を行う
もので、これによりチップ部品をマウントした後、熱処
理して、半田接続する混成集積回路の半田付方法である
。
作用
混成集積回路のボンディング済基板表面の半田必要部へ
、半田ペーストを印刷することにより５チップ部品をマ
ウント熱処理するりフロ一方式の半田付けが可能となっ
た。これによりチップ部品とボンディング済基板を確実
に半田付けできる。
、半田ペーストを印刷することにより５チップ部品をマ
ウント熱処理するりフロ一方式の半田付けが可能となっ
た。これによりチップ部品とボンディング済基板を確実
に半田付けできる。
従来の方式では、マウント精度、マウント形状。
半田挿入方向により半田付状態が、大きく左右されてい
たが、リフロ一方式が採用できこのリフロー作用で、従
来の問題を解決し、均一化された半田付状態が形成され
る。又チップ部品の半田電極部分の面積も大巾に削減で
きるため、高密度の混成集積回路の実装が可能になる。
たが、リフロ一方式が採用できこのリフロー作用で、従
来の問題を解決し、均一化された半田付状態が形成され
る。又チップ部品の半田電極部分の面積も大巾に削減で
きるため、高密度の混成集積回路の実装が可能になる。
更に絶縁基板を大型化することによシ５多量のチップ部
品の実装が可能になり全体的な工数の削減となる。
品の実装が可能になり全体的な工数の削減となる。
実施例
以下、本発明の一実施例を第１図〜第５図の図面を用い
て説明する。なお第１図〜第５図の中で。
て説明する。なお第１図〜第５図の中で。
第６図〜第９図の同一部品については、同一番号を付し
ている。第２図Ａ、Ｂは、ボンディング済の構成図で、
絶縁基板１に厚膜又は、薄膜パターンが形成されている
。２はマウント部分の半田量５ヘ一／ 極、３は配線パターン保護用膜、４はボンディング部の
保護コートとしての硬質チップコートである。ボンディ
ング部の中では、半導体素子及び薄膜抵抗チップのダイ
ボンディング、ワイヤボンディングが実施されている。
ている。第２図Ａ、Ｂは、ボンディング済の構成図で、
絶縁基板１に厚膜又は、薄膜パターンが形成されている
。２はマウント部分の半田量５ヘ一／ 極、３は配線パターン保護用膜、４はボンディング部の
保護コートとしての硬質チップコートである。ボンディ
ング部の中では、半導体素子及び薄膜抵抗チップのダイ
ボンディング、ワイヤボンディングが実施されている。
第３図Ａ、Ｂは、クリーム半田印刷用マスク５を示す図
で、メタルマスクを用いる場合が多い。８はマスク５の
窓穴で。
で、メタルマスクを用いる場合が多い。８はマスク５の
窓穴で。
クリーム半田が印刷される部分である。このマスク６と
硬質チップコート４との重なり部に、硬質チップコート
４とほぼ同じ大きさの逃げ穴５ａがあけられておシ、こ
の部分に軟質の封止テープ６がはられている。７はマス
ク枠である。
硬質チップコート４との重なり部に、硬質チップコート
４とほぼ同じ大きさの逃げ穴５ａがあけられておシ、こ
の部分に軟質の封止テープ６がはられている。７はマス
ク枠である。
第１図は、あらかじめ用意されたマスク６を印刷機に設
置した図である。ボンディング済基板を印刷台に位置決
め固定し、ボンディング済基板とマスク６を密着させる
。この場合硬質チップコート４とマスク５の軟質の封止
テープ６が密着することになる。次に半田ペースト１０
を供給し、スキージｅを動かすことにより、ボンディン
グ済基板へ、マスク５の窓穴８を通して半田ペースト６
ベー。
置した図である。ボンディング済基板を印刷台に位置決
め固定し、ボンディング済基板とマスク６を密着させる
。この場合硬質チップコート４とマスク５の軟質の封止
テープ６が密着することになる。次に半田ペースト１０
を供給し、スキージｅを動かすことにより、ボンディン
グ済基板へ、マスク５の窓穴８を通して半田ペースト６
ベー。
１０が印刷される。この場合、半田量はマスク厚によっ
て決まる。しかし半田量を少なくする場合。
て決まる。しかし半田量を少なくする場合。
硬質チップコート４の高さにより、硬質チップコート４
周辺のスキージ圧が弱く々す、半田供給が難しくなるた
め、スキージ硬度の低いものを使用する。
周辺のスキージ圧が弱く々す、半田供給が難しくなるた
め、スキージ硬度の低いものを使用する。
第４図は半田ペースト１０を電極部分に塗布したあとに
チップ部品１１をマウントした状態を示す。第５図のよ
うにマウントされた基板を加熱。
チップ部品１１をマウントした状態を示す。第５図のよ
うにマウントされた基板を加熱。
半田ペースト１ｏを溶すことにより、ボンディング済基
板とチップ部品１１の半田付を行うことができ、高密度
な混成集積回路の実装を行うことができる。
板とチップ部品１１の半田付を行うことができ、高密度
な混成集積回路の実装を行うことができる。
発明の効果
以上述べたように本発明によれば、硬質チップコートに
保護されたボンディング済基板とチップ部品の確実な半
田付接続を行うことができ、高密度実装が可能で、多量
の同一パターンを大型化した絶縁基板上に形成すること
により、一度の工程、 処理により多量のチップ部品の
実装が可能になり、７ ベー。
保護されたボンディング済基板とチップ部品の確実な半
田付接続を行うことができ、高密度実装が可能で、多量
の同一パターンを大型化した絶縁基板上に形成すること
により、一度の工程、 処理により多量のチップ部品の
実装が可能になり、７ ベー。
安価な混成集積回路を提供することができる。
第１図は本発明の一実施例における混成集積回路の構成
と半田付方法を示す断面図、第２図〜第５図は、同半田
付方法における要部工程を示す工程図、第６図〜第９図
は従来の混成集積回路の構成と半田付方法を示す工程図
である。 １・・・・・絶縁基板、２・・・・・・半田電極、４・
・・・・・チップコート、５・・・・・・印刷用マスク
、１ｏ・・・・・・半田ペースト、１１・・・・・・チ
ップ部品。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第６
図 第９図
と半田付方法を示す断面図、第２図〜第５図は、同半田
付方法における要部工程を示す工程図、第６図〜第９図
は従来の混成集積回路の構成と半田付方法を示す工程図
である。 １・・・・・絶縁基板、２・・・・・・半田電極、４・
・・・・・チップコート、５・・・・・・印刷用マスク
、１ｏ・・・・・・半田ペースト、１１・・・・・・チ
ップ部品。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第６
図 第９図
Claims (1)
- 絶縁基板上に回路形成されたボンディング部分に、硬
質のチップコートを施して保護したボンディング済基板
に、チップコートに対して逃げ穴加工された印刷用マス
クを用いて、半田ペーストをチップ部分の電極部や半田
が必要なパターン部へ塗布し、複数個のチップ部品をマ
ウントした後、加熱処理して半田ペーストを溶かし半田
接続することを特徴とする混成集積回路の半田付方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10353687A JPS63268288A (ja) | 1987-04-27 | 1987-04-27 | 混成集積回路の半田付方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10353687A JPS63268288A (ja) | 1987-04-27 | 1987-04-27 | 混成集積回路の半田付方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63268288A true JPS63268288A (ja) | 1988-11-04 |
Family
ID=14356576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10353687A Pending JPS63268288A (ja) | 1987-04-27 | 1987-04-27 | 混成集積回路の半田付方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63268288A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6197893A (ja) * | 1984-10-19 | 1986-05-16 | 沖電気工業株式会社 | 半田印刷用マスク |
| JPS61237495A (ja) * | 1985-04-15 | 1986-10-22 | 松下電器産業株式会社 | 混成集積回路の半田付方法 |
-
1987
- 1987-04-27 JP JP10353687A patent/JPS63268288A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6197893A (ja) * | 1984-10-19 | 1986-05-16 | 沖電気工業株式会社 | 半田印刷用マスク |
| JPS61237495A (ja) * | 1985-04-15 | 1986-10-22 | 松下電器産業株式会社 | 混成集積回路の半田付方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6310780B1 (en) | Surface mount assembly for electronic components | |
| US5400953A (en) | Method of printing a bonding agent | |
| JPS63268288A (ja) | 混成集積回路の半田付方法 | |
| JPH07288255A (ja) | はんだバンプの形成方法 | |
| US5024734A (en) | Solder pad/circuit trace interface and a method for generating the same | |
| JPS61237495A (ja) | 混成集積回路の半田付方法 | |
| JP3240687B2 (ja) | 電子部品の実装方法 | |
| JPH03165591A (ja) | 半田ディップマスク | |
| JPH02238693A (ja) | はんだ供給方法 | |
| JPS5853890A (ja) | 電子部品のはんだ付け方法 | |
| JPH05129753A (ja) | デイスクリート部品およびデイスクリート部品のプリント基板実装方法 | |
| JP3237392B2 (ja) | 電子部品の実装方法 | |
| JPS59145592A (ja) | 印刷配線基板への電子部品の取付法 | |
| JP3241525B2 (ja) | プリント配線板の表面実装方法 | |
| JPS61172395A (ja) | 電子部品取付方法 | |
| JPH05347473A (ja) | 配線基板 | |
| JPH0722742A (ja) | プリント配線板の半田付け方法 | |
| JPH066022A (ja) | 部品実装方法 | |
| JPH05283587A (ja) | 多リード素子の半田付方法 | |
| JP3152482B2 (ja) | 電子部品実装における半田形成方法 | |
| JPS63268289A (ja) | 混成集積回路の半田付方法 | |
| JPH11354914A (ja) | 電子部品実装方法 | |
| JPS59136990A (ja) | リフロ−半田付け方法 | |
| JP2000022321A (ja) | ペースト層形成方法、電子部品搭載基板の製造方法 | |
| JPH04181797A (ja) | プリント配線板におけるクリーム半田の塗布方法 |