JPS6326759A

JPS6326759A - マルチプロセツサシステム

Info

Publication number: JPS6326759A
Application number: JP17101586A
Authority: JP
Inventors: Kaoru Kimizuka; 君塚　薫
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1986-07-21
Filing date: 1986-07-21
Publication date: 1988-02-04

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〈産業上の利用分野〉この発明は、複数のプロセッサがメモリを共有するマル
チプロセッサシステムの改善に関するものである。

〈従来例〉処理速度の向上や同時に複数の処理を実行するために、
１つのシステム中に複数のプロセンサを内蔵するマルチ
プロセッサシステムが多く用いられている。このような
マルチプロセッサシステムでは、プロセッサ間の通信が
重要な問題であり、通常メモリを共有して通信する技術
が用いられている。

第２図にこのようなマルチプロセッサシステムの構成を
示す。この例は１台のマスタプロセッサに３台のスレー
ブプロセッサが接続された構成である。第２図において
、１はマスタプロセッサ、２〜４はスレーブプロセッサ
、５〜７は共有メモリである。スレーブプロセッサ２〜
４はマスクプロセッサ１に送信するデータを共有メモリ
５〜７に書き込む。マスタプロセッサｌは必要に応じて
共有メモリ５〜７の内容を読み出す。たとえば。

スレーブプロセッサ２がマスタプロセッサ１にデータを
送信するには、共有メモリ５にデータを書き込む。その
後、マスタプロセッサ１は共有メモリ５の内容を読み出
すが、スレーブプロセッサ２との競合を避けるために、
ホールド要求信号発生器８にスレーブプロセッサ２のア
ドレス信号を出力し、ホールド要求信号発生器８はスレ
ーブプロセッサ２にホールド要求信号を出力する。スレ
ーブプロセッサ２はこのホールド要求（３号により自身
をホールドし、ホールドｒ；ｒＳ谷信号を出力する。

ホールド応答信号はワイヤードオア回路９を介してマス
タプロセッサ１に入力される。マスタプロセッサ１はこ
のホールド応答信号の入力により、共有メモリ５をアク
セスしてデータを読み出す。

マスクプロセッサ１からスレーブプロセッサ２にデータ
を送信するとぎは、ホールド要求信号を出力してスレー
ブプロセッサ２をホールド状態にし有メモリ５のデータ
を読み込む。スレーブプロセッサ３，４と交（３すると
きも、同様にして共有メモリ６．７を経由して行たう。

〈発明が解決すべき問題点〉しかしながら、このような構成のマルチプロセッサシス
テムは次のような問題点がある。プロセッサは、ホール
ド要求信号発生器を介して他のプロセッサにホールド要
求信号を出力した後は、ホールド応答信号が入力される
まで待機している。

そのため、装備されていないプロセッサにホールド要求
を行なうと、ホールド応答信号が返ってこないので、プ
ロセッサはいつまでも待機状態を続けるために、システ
ムの機能が停止してしまう。

プロセッサは、他のプロセッサが装備されていることを
検知できないので、仕様が変更されてプロセッサの数が
変わると、その都度プロセッサのプログラムを変更して
、装備されていもロセッサに対してホールド要求を出さ
ないようにしなければならなかった。

〈発明の目的〉この発明の目的は、装備されて、　ト蟹肯ｆロセッサ対
してホールド要求を行ってもシステムの機能が停止しな
いマルチプロセッサシステムを１４することにある。

く問題点を解決するための手段〉前記問題点を解決するために本発明は、共有メモリを介
して複数のプロセッサが通信を行なうマルチプロセッサ
システムにおいて、ホールド要求信号が出力されてから
一定時間後にホールド応答信号を出力する出力手段を具
備したものである。

〈実施例〉第１図に本発明に係るマルチプロセッサシステムの一実
施例を示す。なお、第２図と同一要素には同一符号を付
し、説明を省略する。第１図において、ＩＯはホールド
要求信号発生器８の出力が入力されるＯＲゲート、１１
はＯＲゲー）１０の出力が入力される出力手段であり、
ワンショットマルチバイブレータ等で構成される。出力
手段１１の出力はワイヤードオア回路９に入力される。

ワイヤードオア回路９の出力は、マスタプロセッサｌの
ウェイトを挿入する端子、たとえばインチル社の１６ビ
ツトマイクロプロセツサ８０８６ではＲＥ　Ａ　Ｄ　Ｙ
　Ｅｉｌ子にｍ！される。共有メモリ５〜７とスレーブ
プロセッサ２〜４はそれぞれ対になり、スレーブプロセ
ッサシステム１２〜１４を構成している。

次にこの実施例の動作を説明する。動作は次の手順で実
行される。

（＋）マスタプロセッサ１は、アクセスしたい共有メモ
リを含むスレーブプロセッサシステムのアドレスをホー
ルド要求信号発生器８に出力し、ウェイト状態になる。

（２）ホールド要求信号発生器８は、該当するスレーブ
プロセッサシステムおよびオアゲートｌＯにホールド要
求信号を出力する。

（３）出力手段１１が動作を開始する。

（４）ホールド要求を受けたスレーブプロセッサシステ
ムがあると、ホールド応答信号を出力する。

（５）一定時間後に、出力手段１１がホールド応答信号
を出力する。

（６）スレーブプロセッサシステム１２〜１４または出
力手段１１の出力により、マスタプロセッサＩはウェイ
ト状態から脱出し、共有メモリをアクセスする。

すなわち、マスタプロセッサ１がホールド要求したスレ
ーブプロセッサシステムが存在しない場合でも、マスタ
プロセッサｌは出力手段１１の出力により、ウェイト状
態から脱出する。出力手段１１の、信号が入力されてか
ら出力を出すまでの時間は、全てのスレーブプロセッサ
システムがホールド要求信号を受信してからホールド応
答信号を出力する時間間隔より長く、かつ近い偵に設定
する。

なお、この実施例は１個のマスタプロセッサと３個のス
レーブプロセッサを含むマルチプロセッサシステムにつ
いて説明したが、マスタプロセッサ、スレーブプロセッ
サの個数は任意でよく、また、互いに対等関係にあるプ
ロセッサ間の通信に用いてもよい。

また、出力手段１１としてワンショットマルチバイブレ
ータを用いたが、カウンタ等を用いてもよい。要は、信
号が入力されてから一定時間後に出力信号を出力するも
のであればよい。

〈発明の効果〉以上実施例に基いて説明したように、この発明によると
、存在しないプロセッサに対してホールド要求を行って
もホールド応答信号が返ってくるので、プロセッサが待
機状態から脱出できずにシステムの機能が停止すること
はない。

また、共有メモリに所定の萌を書き込み、その書き込ん
だ値が正確に読み出せるかを確認することにより、特定
のプロセッサが装備されているかを調べることができる
。そのため、起動時に全てのプロセッサに屈する共有メ
モリに２、Ｉシて書き込み、読み出し試験を行なうこと
により、装ｆｉｆｆ＋されているプロセッサを調べるこ
とができるので、仕様によりプロセッサの数が変わって
もその都度プログラムを変更する必要がなくなる。

【図面の簡単な説明】

第１図は本発明に係るマルチプロセッサシステムの一実
施例を示す構成ブロック図、第２図は従来例を示す構成
ブロック図である。１・・・マスクプロセッサ、２〜４・・・スレーブプロ
セッサ、５〜７・・・共有メモリ、８・・・ホールド要
求信号発生器、９・・・ワイヤードオア回路、１１・・
・出力手段、１２〜１４・・・スレーブプロセッサシス
テム。第１図

Claims

【特許請求の範囲】第１のプロセッサと、第２のプロセッサと、これら第１
のプロセッサと第２のプロセッサにより共有される共有
メモリとを有し、前記第１のプロセッサが前記共有メモ
リをアクセスするときに、前記第２のプロセッサにホー
ルド要求信号を出力し、この第２のプロセッサからホー
ルド応答信号を受信した後前記第１のプロセッサは前記
共有メモリをアクセスする構成のマルチプロセッサシス
テムにおいて、前記ホールド要求信号が入力され、このホールド要求信
号が入力されてから所定の時間後に前記第１のプロセッ
サにホールド応答信号を出力する出力手段を有すること
を特徴とするマルチプロセッサシステム。