JPS63265338A - プログラム制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マイクロプログラム制御で動作する中央処理
装置（以下、ｃｐｕという。）のプログラム制御方式に
関する。

〔概要〕

本発明は、マイクロプログラム制御で動作するＣＰＵの
プログラム制御方式において、上記ＣＰＵがマイクロプ
ログラムが格納されているメモリからマイクロプログラ
ムデータが実装されていないマイクロプログラムを読み
出したときに、その異常を検出し、表示装置に所定の表
示を行うとともに、プログラムの実行を中止させること
により、 以後の誤動作を防止するようにしたものである。

〔従来の技術〕

従来、マイクロプログラム制御で動作するＣＰＵは、マ
イクロプログラムを格納するプログラムリードオンリー
メモリ　（以下、ＦＲＯＭという。）などをアクセスし
、マイクロプログラムを読み込み、命令を実行するもの
となっていた。

〔発明が解決しようとする問題点〕

上述した従来のマイクロプログラム制御で動作するＣＰ
Ｕのプログラム制御方式は、マイクロプログラムを格納
するＦＲＯＭなどをアクセスし、マイクロプログラムを
読み出し、命令を実行するものとなっているので、なん
らかの要因により、マイクロプログラムが実装されてい
ないアドレスをアクセスしたとき、誤動作を起す欠点が
あった。

またその異常対策が困難である欠点があった。

本発明の目的は、上記の欠点を除去することにより、マ
イクロプログラムが実装されていないアドレスをアクセ
スしたときに、誤動作を生じることなくかつ異常対策を
容易に行うことのできるプログラム制御方式を提供する
ことにある。

〔問題点を解決するための手段〕

本発明は、マイクロプログラムの制御で動作する中央処
理装置と、上記マイクロプログラムを格納するメモリと
を含むプログラム制御方式において、上記メモリは、上
記マイクロプログラムを、マイクロプログラムデータと
そのマイクロプログラムデータが実装されているかいな
いかを表す実装データとを含むワード構成で各アドレス
ごとに格納する構成であり、上記中央処理処理装置が上
記メモリから上記マイクロプログラムを読み出したとき
、上記実装データを判定し、マイクロプログラムデータ
が実装されていない場合に上記中央処理装置に対して割
込み信号を出力する割込み制御回路と、上記割込み信号
が出力された場合に所定の表示を行う表示装置とを含み
、上記中央処理装置は上記割込み信号が人力された場合
、上記表示装置に所定の表示データを送出した後プログ
ラムの実行を停止する手段を含むことを特徴とする。

また本発明は、所定の表示は、エラーの種別を示すエラ
ーコードおよび当該アドレスの１６進表示であることが
好ましい。

〔作用〕

メモリにマイクロプログラムを格納する場合に、ワード
構成として、例えばマイクロプログラムデータ８ビツト
に、この８ビツトにマイクロプログラムデータが実装さ
れているかいないかを表す実装データとして１ビツト（
例えば、実装時「Ｏ」、゛非実装時「１」とする）付加
して各アドレスごとに格納する。

そして、ＣＰＵがメモリからマイクロプログラムを読み
出したとき、割込み制御回路が上記実装データが「１」
であるかｒＯＪであるかを判別し、「０」の場合に割、
込み信号を上記ＣＰＵに対して出力する。上記ＣＰＵは
この割込み信号が入力されると割込み処理プログラムに
より、例えばエラーコードと当該アドレスデータを１６
進表示で表示装置に送出し表示させ、プログラムの実行
を中止する。

従って、以後のＣＰＵは誤動作を防止するとともに、す
みやかに正確な異常処理を行うことができる。

〔実施例〕

以下、本発明の実施例について図面を参照して説明する
。

第１図は、本発明の一実施例を示すブロック構成図であ
る。第１図において、ＣＰＵＩと、このＣＰＵＩのマイ
クロプログラムを格納するＦＲＯＭ２と、表示装置４と
はそれぞれ８ビツトのデータバスａに接続され、さらに
ｃｐｕｉとＰＲＯＭ２とは１６ビツトのアドレスバスｂ
で接続され、またＣＰＵＩからＰＲＯＭ２にはチップセ
レクトｆ言号Ｃが入力される。またマイクロプログラム
を実行したときの異常によりＣＰｔＪ　１への割込み信
号ｄを発生出力する割込み制御回路３にはＣＰＵＩから
チップセレクト信号Ｃと、ＰＲＯＭ２からのマイクロプ
ログラムの実装データ信号ｅとが入力される。

第２図は、割込み制御回路３の詳細を示す回路図で、チ
ップセレクト信号Ｃと実装データ信号ｅとの論理積をと
り割込み信号ｄを出力するアンド回路５を含んでいる。

本発明の特徴は、第１図において、割込み制御回路３お
よび表示装置４を設け、それに対応してＣＰｔＪｌおよ
びＰＲＯＭ２にそれぞれ必要な手段を設けたことにある
。

次に、本実施例の動作について、第３図、第４図および
第５図を参照して説明する。

第３図は、ＰＲＯＭ２のメモリ空間上で、マイクロプロ
グラムが位置付けられるアドレス００００Ｈ〜ａ　ｏ　
ｏ　ｏ、のマイクロプログラム領域を示す説明図である
。また第４図はＰＲＯＭ２のデータ構成を示す説明図で
ある。データはマイクロプログラムを表わす２°〜２７
の８ビツトのマイクロプログラムデータ７と、２ｓのマ
イクロプログラムが実装されているかいないかを意味す
る１ビツトのマイクロプログラムの実装データ９とで構
成さ五る。この実装データ９はｒＯＪでマイクロプログ
ラム実装、「１」でマイクロプログラム実装なしを意味
する。そして第１図に示すように、８ビツトのマイクロ
プログラムデータ７はデータバスａに接続され、１ビツ
トの実装データ９は実装データ信号ｅとして割込み制御
回路３に接続される。ＣＰＵＩはＰＲＯＭ２に格納され
たマイグロブログラムを読み出すとき、ＰＲＯＭ２をア
クセスするためのチップセレクト信号Ｃを出力する。

いま、ＰＲＯＭ２のアドレス１２５９．番地にマイクロ
プログラムが実装されていないとしてＣＰＵＩがなんら
かの原因により、ＰＲＯＭ２のアドレス１２５９．のデ
ータを読み出すとき、ＰＲＯＭ２のデータのうち２ｓビ
ツトの内容「１」がハイレベルの実装データ信号ｅとし
て第２図に示す割込壱制御回路に出力され、チップセレ
クト信号Ｃがハイレベルのときに、ＣＰＵ　１への割込
み信号ｄがアンド回路５より出力される。このときｃｐ
ｕｉは、割込み信号ｄにより割込み処理プログラムに移
行し、マイクロプログラム実行の異常を表わすエラーコ
ード１０「ＥＴ」と自身のスタックポインタに退避され
たエラーアドレス１）すなわち上記のマイクロプログラ
ムアドレス１２５９Ｈを表示装置４に、第５図で示すよ
うに１６進表示で表示を行いマイクロプログラムの実行
を停止する。

〔発明の効果〕

以上、説明したように本発明は、なんらかの要因により
ＣＰＵがメモリのマイクロプログラムが実装されていな
いアドレスに対して命令を取り出したとき、ＣＰＵへ割
込み信号を発生することにより、異常発生原因を表示し
、マイクロプログラムを停止することにより、以後の誤
動作を防ぐとともに、異常処理が容易になる効果がある
。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック構成図。 第２図はその割込み制御回路の詳細回路図。 第３図はそのＰＲＯＭ上のマイクロプログラム領域を示
す説明図。 第４図はＰＲＯＭ２のデータ構成を示す説明図。 第５図は異常発生時の表示例を示す図。 ｌ・・・中央処理装置（ＣＰＵ）　、２・・・プログラ
ムリードオンリーメモリ　（ＰＲＯＭ）　、３・・・割
込み制御回路、４・・・表示装置、５・・・アンド回路
、６・・・マイクロプログラム領域、７・・・マイクロ
プログラムデータ、９・・・実装データ、１０・・・エ
ラーコード、１）・・・エラーアドレス、ａ・・・デー
タバス、ｂ・・・アドレスバス、Ｃ・・・チップセレク
ト信号、ｄ・・・割込み信号、ｅ・・・実装データ信号
。

Claims (2)

【特許請求の範囲】
1. （１）マイクロプログラムの制御で動作する中央処理装
   置（１）と、 上記マイクロプログラムを格納するメモリ（２）と を含むプログラム制御方式において、 上記メモリは、上記マイクロプログラムを、マイクロプ
   ログラムデータ（７）とそのマイクロプログラムデータ
   が実装されているかいないかを表す実装データ（９）と
   を含むワード構成で各アドレスごとに格納する構成であ
   り、 上記中央処理処理装置が上記メモリから上記マイクロプ
   ログラムを読み出したとき、上記実装データを判定し、
   マイクロプログラムデータが実装されていない場合に上
   記中央処理装置に対して割込み信号を出力する割込み制
   御回路（３）と、上記割込み信号が出力された場合に所
   定の表示を行う表示装置（４）と を含み、 上記中央処理装置は上記割込み信号が入力された場合、
   上記表示装置に所定の表示データを送出した後プログラ
   ムの実行を停止する手段を含むことを特徴とするプログ
   ラム制御方式。
2. （２）所定の表示は、エラーの種別を示すエラーコード
   および当該アドレスの１６進表示である特許請求の範囲
   第（１）項に記載のプログラム制御方式。