JPS63263548A - 制御装置システム - Google Patents
制御装置システムInfo
- Publication number
- JPS63263548A JPS63263548A JP62098845A JP9884587A JPS63263548A JP S63263548 A JPS63263548 A JP S63263548A JP 62098845 A JP62098845 A JP 62098845A JP 9884587 A JP9884587 A JP 9884587A JP S63263548 A JPS63263548 A JP S63263548A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- trace
- address
- control
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 abstract description 24
- 238000000034 method Methods 0.000 description 7
- 101000579425 Homo sapiens Proto-oncogene tyrosine-protein kinase receptor Ret Proteins 0.000 description 5
- 102100028286 Proto-oncogene tyrosine-protein kinase receptor Ret Human genes 0.000 description 5
- 230000004044 response Effects 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は被制御装置を互いに他の制御装置と共有する制
御装置に関し、特に制御の履歴情報の記録に関する。
御装置に関し、特に制御の履歴情報の記録に関する。
一般にこの種の制御装置は、複数の被制御装置を時分割
等によシ同時に処理する機能を有し、同様に複数の上位
装置に対しても同時に対処する機能を有する等その制御
は非常に複雑なものである。
等によシ同時に処理する機能を有し、同様に複数の上位
装置に対しても同時に対処する機能を有する等その制御
は非常に複雑なものである。
従って障害等が発生し、その原因が複数の処理の時間的
前後関係などによるときその解明は容易ではない。これ
を容易にするため、従来この種の制御装置は処理中に処
理の概要を示す情報を制御装置内の特定のメモリへ順次
格納し、異常発生後にこの制御に関する履歴情報を読出
すことを可能としていた。
前後関係などによるときその解明は容易ではない。これ
を容易にするため、従来この種の制御装置は処理中に処
理の概要を示す情報を制御装置内の特定のメモリへ順次
格納し、異常発生後にこの制御に関する履歴情報を読出
すことを可能としていた。
上述した従来の制御装置において、複数の被制御装置を
他の制御装置と互いに共有するとき、障害等が発生した
場合の履歴情報は各々の制御装置からそれぞれ個別に読
み出す必要があった。また読み出された各々の履歴情報
は互いに他との関連が不明確なため、障害の要因として
互いに他の制御装置との関係が考えられるときそれらを
解析することは容易でなかった。又、制御装置の中枢部
に障害が発生したときその障害に至るまでの履歴情報を
読出すことが困難であった。
他の制御装置と互いに共有するとき、障害等が発生した
場合の履歴情報は各々の制御装置からそれぞれ個別に読
み出す必要があった。また読み出された各々の履歴情報
は互いに他との関連が不明確なため、障害の要因として
互いに他の制御装置との関係が考えられるときそれらを
解析することは容易でなかった。又、制御装置の中枢部
に障害が発生したときその障害に至るまでの履歴情報を
読出すことが困難であった。
本発明の制御装置は、被制御装置を他の制御装置と互い
に共有制御し得る能力を有し、かつ被制御装置の制御中
に関知し得る制御情報を必要に応じて順次記憶する手段
と、前記制御情報を記憶する手段に対し次に情報を格納
すべきアドレスを示す手段と、前記記憶する手段と前記
アドレスを示す手段を前記他の制御装置とで互いに共有
する手段とを有している。
に共有制御し得る能力を有し、かつ被制御装置の制御中
に関知し得る制御情報を必要に応じて順次記憶する手段
と、前記制御情報を記憶する手段に対し次に情報を格納
すべきアドレスを示す手段と、前記記憶する手段と前記
アドレスを示す手段を前記他の制御装置とで互いに共有
する手段とを有している。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例である磁気テープサブシステ
ムのブロック図である。
ムのブロック図である。
１ 磁気テープ制御装置（以下ＭＴＣ）１は
チャネル接続部（以下ＣＨＡ）１０と磁気テープ接続部
（以下ＭＴＡ）１１を介してそれぞれチャネル２と複数
の磁気テープ装置（以下ＭＴＵ）３に接続、されている
。各ＭＴＵ ３は２台のＭＴＣｌから共有される形で接
続されている。Ｍ’ｌ’ＣＩはＣＨＡｌｏとＭＴＡＩＩ
の間で転送されるデータを制御する凡ＥＡＤ／ＷＲＩＴ
Ｅ制御部（以下Ｒ，ＷＣ） １２とＭ’ｌ’ＣＩの各部
を制御するマイクロプロセッサ１３とを有する。
チャネル接続部（以下ＣＨＡ）１０と磁気テープ接続部
（以下ＭＴＡ）１１を介してそれぞれチャネル２と複数
の磁気テープ装置（以下ＭＴＵ）３に接続、されている
。各ＭＴＵ ３は２台のＭＴＣｌから共有される形で接
続されている。Ｍ’ｌ’ＣＩはＣＨＡｌｏとＭＴＡＩＩ
の間で転送されるデータを制御する凡ＥＡＤ／ＷＲＩＴ
Ｅ制御部（以下Ｒ，ＷＣ） １２とＭ’ｌ’ＣＩの各部
を制御するマイクロプロセッサ１３とを有する。
トレースメモリ１４はマイクロプロセッサ１３の制御情
報を始めとする各種情報を必要に応じて記録するメモリ
である。一方のＭＴＣＩからデータの書込みを行うと両
ＭＴＣ１のトレースメモリ１４に同じ内容が記録される
。アドレスレジスタ１５はトレースメモリ１４の書込み
、読出しアドレスを示すアドレスレジスタであシ、トレ
ースメモリ１４と同様に両ＭＴｅ ｌのアドレスレジス
タ１５は常に同じ内容に更新される。
報を始めとする各種情報を必要に応じて記録するメモリ
である。一方のＭＴＣＩからデータの書込みを行うと両
ＭＴＣ１のトレースメモリ１４に同じ内容が記録される
。アドレスレジスタ１５はトレースメモリ１４の書込み
、読出しアドレスを示すアドレスレジスタであシ、トレ
ースメモリ１４と同様に両ＭＴｅ ｌのアドレスレジス
タ１５は常に同じ内容に更新される。
ステータスレジスタ１６はマイクロプロセッサ１３のマ
イクロプログラムによシ編集されたＭＴＣｌ及びＭＴＵ
３の状態ステータスをチャネル２へ報告前に一時格納す
るレジスタである。
イクロプログラムによシ編集されたＭＴＣｌ及びＭＴＵ
３の状態ステータスをチャネル２へ報告前に一時格納す
るレジスタである。
２台のＭＴＣｌは互いのマイクロプロセッサ１３を介し
て通信可能であシ、また互いのＣＨＡＩＯを介してデー
タをその間で転送することが可能である。
て通信可能であシ、また互いのＣＨＡＩＯを介してデー
タをその間で転送することが可能である。
第２図は、第１図のトレースメモ１Ｊ１４に記録される
１組の情報（以下セグメント）２０を示し、１つのセグ
メント２０はマイクロプログラム上の情報採取箇所を示
すポイントエリア２０１と選択しているチャネルボート
を示すチャネルポート番号エリア２０２と当該ポイント
において処理を実行したＭＴＣを示すＭＴＣアドレスエ
リア２０３と選択しているＭＴＵ番号を示すデバイスア
ドレスエリア２０４と各ポイントにおける任意情報エリ
ア２０５から構成されている。
１組の情報（以下セグメント）２０を示し、１つのセグ
メント２０はマイクロプログラム上の情報採取箇所を示
すポイントエリア２０１と選択しているチャネルボート
を示すチャネルポート番号エリア２０２と当該ポイント
において処理を実行したＭＴＣを示すＭＴＣアドレスエ
リア２０３と選択しているＭＴＵ番号を示すデバイスア
ドレスエリア２０４と各ポイントにおける任意情報エリ
ア２０５から構成されている。
次に、この実施例装置の動作を図に基づいて説明する。
第１図のマイクロプロセッサ１３はマイクロプログラム
によ！りＭＴＣ：１内の各部を制御してお）、特にチャ
ネル２からのＲ，ＥＡＤ命令、ＷＲ，ＩＴＥ命令等に対
してはＣＨＡＩＯ，ＭＴＡｌｌ、ＲＷＣ１２の各部を制
御してＭＴＵ ３からのデータの読出し。
によ！りＭＴＣ：１内の各部を制御してお）、特にチャ
ネル２からのＲ，ＥＡＤ命令、ＷＲ，ＩＴＥ命令等に対
してはＣＨＡＩＯ，ＭＴＡｌｌ、ＲＷＣ１２の各部を制
御してＭＴＵ ３からのデータの読出し。
ＭＴＵ ３へのデータの書込みを行う。
チャネル２からＭＴＵ３への動作要求は、一般に複数の
命令が組合わされたチャネルプログラムという単位で、
ＭＴＣｌに対し起動がかけられる。
命令が組合わされたチャネルプログラムという単位で、
ＭＴＣｌに対し起動がかけられる。
ＭＴＣ１においてはその複数の命令を順次実行し、最後
に終了の報告がチャネル２に対し行なわれる。
に終了の報告がチャネル２に対し行なわれる。
１つのチャネルプログラムの起動から終了までの間には
、他のチャネルプログラムが他のＭＴＵ ３に対し実行
されることもある。この時折たな要求を出したチャネル
２は先行しているチャネルプログラムを発行したチャネ
ル２と同じことも、また異なることもあシ得る。また２
台のＭＴＣｌにおける負荷が一方のＭＴＣＩＫ片寄りて
いるとき、その負荷が大なるＭＴＣ１に新たな処理が起
動されると、２台のＭＴＣ１が互いのＣＨＡＩＯとマイ
クロプロセッサ１３を介して通信し、その処理を他方の
ＭＴＣ１において実行する。
、他のチャネルプログラムが他のＭＴＵ ３に対し実行
されることもある。この時折たな要求を出したチャネル
２は先行しているチャネルプログラムを発行したチャネ
ル２と同じことも、また異なることもあシ得る。また２
台のＭＴＣｌにおける負荷が一方のＭＴＣＩＫ片寄りて
いるとき、その負荷が大なるＭＴＣ１に新たな処理が起
動されると、２台のＭＴＣ１が互いのＣＨＡＩＯとマイ
クロプロセッサ１３を介して通信し、その処理を他方の
ＭＴＣ１において実行する。
マイクロプロセッサ１３０マイクロプログラムはこれら
の複雑な動作状況下における障害発生時に、その直前の
動作解析が容易となるよう制御の要所（以下ポイントと
称す。）ごとに主要な制御情報を記録するルーチンを有
する。すなわち各ポイントにおいて、そのときのポイン
トを識別するポイント番号、接続しているチャネル２を
識別するボート番号、処理を実行したＭＴＣアドレス、
制御の対象となっているＭＴＵ ３を識別するデバイス
アドレス、各ポイント毎に定義される主要な情報（例え
ば、コマンド、ステータス等）をトレースメモリ１４へ
それぞれ第２図の２０１ 、２０２ 。
の複雑な動作状況下における障害発生時に、その直前の
動作解析が容易となるよう制御の要所（以下ポイントと
称す。）ごとに主要な制御情報を記録するルーチンを有
する。すなわち各ポイントにおいて、そのときのポイン
トを識別するポイント番号、接続しているチャネル２を
識別するボート番号、処理を実行したＭＴＣアドレス、
制御の対象となっているＭＴＵ ３を識別するデバイス
アドレス、各ポイント毎に定義される主要な情報（例え
ば、コマンド、ステータス等）をトレースメモリ１４へ
それぞれ第２図の２０１ 、２０２ 。
２０３．２０４，２０５に示す形で格納する。２台のＭ
ＴＣｌにおけるそれぞれのアドレスレジスタ１５は、後
述するように常に等しい値を保持しておシ、また一方の
ＭＴＣ１から上記トレース情報をトレースメモリ１４へ
書込むと同じデータが他方のＭＴＣｌのトレースメモリ
１４へ同時に書込まれる。
ＴＣｌにおけるそれぞれのアドレスレジスタ１５は、後
述するように常に等しい値を保持しておシ、また一方の
ＭＴＣ１から上記トレース情報をトレースメモリ１４へ
書込むと同じデータが他方のＭＴＣｌのトレースメモリ
１４へ同時に書込まれる。
従って両方のトレースメモリ１４は常に同じデータを記
録している。トレースメモリ１４は４にバｉ イ、
。□□わ、□２つ。よイｙ ） ：ｃ ＋７７２゜、。
録している。トレースメモリ１４は４にバｉ イ、
。□□わ、□２つ。よイｙ ） ：ｃ ＋７７２゜、。
チャネルボート番号エリア２０２．ＭＴＣアドレスエリ
ア２０３．デバイスアドレスエリア２０４は各１バイト
、同じく任意情報エリア２０５は１０バイトヲ有し、１
つのポイントで記録される情報の単位であるセグメント
２０は１６バイトで構成される。従って各ポイント毎の
開始アドレスは１６の倍数となる。アドレスレジスタ１
５はトレースメモリ１４０バイトアドレスを示す。一方
のＭＴＣｌがこれを更新すると他方のＭＴＣＩにおける
アドレスレジスタ１５も同時に更新され、両者は常に同
じ値を保持している。
ア２０３．デバイスアドレスエリア２０４は各１バイト
、同じく任意情報エリア２０５は１０バイトヲ有し、１
つのポイントで記録される情報の単位であるセグメント
２０は１６バイトで構成される。従って各ポイント毎の
開始アドレスは１６の倍数となる。アドレスレジスタ１
５はトレースメモリ１４０バイトアドレスを示す。一方
のＭＴＣｌがこれを更新すると他方のＭＴＣＩにおける
アドレスレジスタ１５も同時に更新され、両者は常に同
じ値を保持している。
マイクロプログラム中のポイントとしては次のような箇
所を定義する。すなわちチャネル２から新たなチャネル
プログラムの起動を要求されたとき。チャネルプログラ
ム中の個々のコマンドを実行開始するとき。個々のコマ
ンドに対応しＭＴＵ３に対し動作指示を出したとき。Ｍ
ＴＵ３のステータスを受けとったとき。チャネルプログ
ラム実行中に他のチャネルプログラム（他のＭＴＵ ３
に対する）に切替わったとき。負荷分散のため処理を実
行するＭＴＣ１が切替わったとき。そして異常を検出し
たときなどである。これによシ、障害発生時にはトレー
スメモリ１４の内容をダンプすることにより、そのとき
までの処理の経過が明らかとなる。
所を定義する。すなわちチャネル２から新たなチャネル
プログラムの起動を要求されたとき。チャネルプログラ
ム中の個々のコマンドを実行開始するとき。個々のコマ
ンドに対応しＭＴＵ３に対し動作指示を出したとき。Ｍ
ＴＵ３のステータスを受けとったとき。チャネルプログ
ラム実行中に他のチャネルプログラム（他のＭＴＵ ３
に対する）に切替わったとき。負荷分散のため処理を実
行するＭＴＣ１が切替わったとき。そして異常を検出し
たときなどである。これによシ、障害発生時にはトレー
スメモリ１４の内容をダンプすることにより、そのとき
までの処理の経過が明らかとなる。
トレースメモリ１４のデータのダンプはチャネル２から
の命令として指示され、マイクロプロセッサ１３はトレ
ースメモリ１４の全データをＣＨＡＩＯを介してチャネ
ルへ転送することにより行なわれる。マイクロプロセッ
サ１３はステータスの編集が終了後、チャネルプログラ
ムの終了報告時またはその後のステータス読取シ命令に
対応してステータスレジスタ１６の内容をチャネルへ転
送する。
の命令として指示され、マイクロプロセッサ１３はトレ
ースメモリ１４の全データをＣＨＡＩＯを介してチャネ
ルへ転送することにより行なわれる。マイクロプロセッ
サ１３はステータスの編集が終了後、チャネルプログラ
ムの終了報告時またはその後のステータス読取シ命令に
対応してステータスレジスタ１６の内容をチャネルへ転
送する。
障害発生時にチャネル２はいずれのＭＴＣ１を介してト
レースメモリ１４内のデータの読出しを指示しても良い
。どちらのトレースメモリ１４にも同じ内容が記録され
ているからである。従って障害等によシ一方のＭＴＣ１
が動作不能となりても、動作可能なＭＴＣ１から読出し
を指示すれば良い。
レースメモリ１４内のデータの読出しを指示しても良い
。どちらのトレースメモリ１４にも同じ内容が記録され
ているからである。従って障害等によシ一方のＭＴＣ１
が動作不能となりても、動作可能なＭＴＣ１から読出し
を指示すれば良い。
本実施例では被制御装置を共有する制御装置は２台であ
るが、３台以上であっても同様のことが可能であること
は容易に類推できる。
るが、３台以上であっても同様のことが可能であること
は容易に類推できる。
以上説明したように、本発明は複数の制御装置において
トレースメモリを共有することによシ、当該サブシステ
ム全体の事象を時系列に記録することができ、障害等の
解析が容易となる。また、いずれの制御装置からでも履
歴情報の読出しが可能となるため、１つの制御装置にお
いていかなる障害が発生してもこれに関連する履歴情報
の採取を可能とする効果がある。
トレースメモリを共有することによシ、当該サブシステ
ム全体の事象を時系列に記録することができ、障害等の
解析が容易となる。また、いずれの制御装置からでも履
歴情報の読出しが可能となるため、１つの制御装置にお
いていかなる障害が発生してもこれに関連する履歴情報
の採取を可能とする効果がある。
第１図は本発明の一実施例である磁気テープサブシステ
ムのブロック図である。第２図は第１図のトレースメモ
リ内における情報の格納単位であるセグメントの構成を
示す。 １・・・磁気テープ制御装置、２・・・チャネル、３・
・・磁気テープ装置、１０・・・チャネル接続部、１１
・・・デバイス接続部、１２・・・ＲＥＡＤ／ＷＲＩＴ
Ｅ制御部。 １３・・・マイクロプロセッサ、１４・・・トレースメ
モ！ｊ、１５・・・アドレスレジスタ、１６・・・ステ
ータスレジスタ、２０・・・セグメン）、２０１・・・
ポイントエリア、２０２・・・チャネルポート番号エリ
ア、２０３・・・ＭＴＣアドレスエリア、２０４・・・
デバイ代理人 弁理士 内 原 聚０．７茅 ２
ＴＭ
ムのブロック図である。第２図は第１図のトレースメモ
リ内における情報の格納単位であるセグメントの構成を
示す。 １・・・磁気テープ制御装置、２・・・チャネル、３・
・・磁気テープ装置、１０・・・チャネル接続部、１１
・・・デバイス接続部、１２・・・ＲＥＡＤ／ＷＲＩＴ
Ｅ制御部。 １３・・・マイクロプロセッサ、１４・・・トレースメ
モ！ｊ、１５・・・アドレスレジスタ、１６・・・ステ
ータスレジスタ、２０・・・セグメン）、２０１・・・
ポイントエリア、２０２・・・チャネルポート番号エリ
ア、２０３・・・ＭＴＣアドレスエリア、２０４・・・
デバイ代理人 弁理士 内 原 聚０．７茅 ２
ＴＭ
Claims (1)
- 被制御装置を他の制御装置と互いに共有制御する制御装
置において、前記被制御装置の制御中に関知し得る制御
情報を必要に応じて順次記憶する手段と、前記制御情報
を記憶する手段に対し次に情報を格納すべきアドレスを
示す手段と、前記記憶する手段と前記アドレスを示す手
段とを前記他の制御装置とで互いに共有する手段とを有
する制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62098845A JPH0797339B2 (ja) | 1987-04-21 | 1987-04-21 | 制御装置システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62098845A JPH0797339B2 (ja) | 1987-04-21 | 1987-04-21 | 制御装置システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63263548A true JPS63263548A (ja) | 1988-10-31 |
| JPH0797339B2 JPH0797339B2 (ja) | 1995-10-18 |
Family
ID=14230584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62098845A Expired - Lifetime JPH0797339B2 (ja) | 1987-04-21 | 1987-04-21 | 制御装置システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0797339B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5387325A (en) * | 1990-12-13 | 1995-02-07 | Opplt; Jan J. | Discontinuous and nonsequential polymeric gel systems for separation of macromolecules |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59128653A (ja) * | 1983-01-14 | 1984-07-24 | Nec Corp | 状態履歴記憶制御装置 |
-
1987
- 1987-04-21 JP JP62098845A patent/JPH0797339B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59128653A (ja) * | 1983-01-14 | 1984-07-24 | Nec Corp | 状態履歴記憶制御装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5387325A (en) * | 1990-12-13 | 1995-02-07 | Opplt; Jan J. | Discontinuous and nonsequential polymeric gel systems for separation of macromolecules |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0797339B2 (ja) | 1995-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63113623A (ja) | セクタバツフア制御方式 | |
| JPS63263548A (ja) | 制御装置システム | |
| JP2807010B2 (ja) | ホストコンピュータとテープ駆動部間の相互接続用のテープ駆動制御ユニットおよびその操作方法 | |
| JPS63208960A (ja) | 周辺制御装置 | |
| JPH0793101A (ja) | データバックアップ装置 | |
| EP0080878A2 (en) | Cache memory and method of control for use with magnetic disks | |
| JPS61156340A (ja) | 故障記録装置 | |
| JPS5953586B2 (ja) | ログアウト制御装置 | |
| JPS6095762A (ja) | 磁気デイスク制御装置 | |
| JPH01501661A (ja) | タグ高速転送の改良 | |
| JP2594567B2 (ja) | メモリアクセス制御装置 | |
| JPS6116102B2 (ja) | ||
| JPS5985556A (ja) | フアイル制御システム | |
| JPH02304638A (ja) | 周辺制御装置のエラー・ログ方式 | |
| JPS5985555A (ja) | フアイル制御システム | |
| JPH0578859B2 (ja) | ||
| JPS5916066A (ja) | デ−タ転送方式 | |
| JPH0357047A (ja) | 電子ディスクサブシステム | |
| JPS5985557A (ja) | フアイル制御システム | |
| JPH0338716A (ja) | 周辺制御装置 | |
| JPH0373012B2 (ja) | ||
| JPS6314227A (ja) | 外部記憶装置 | |
| JPS62128347A (ja) | チヤネル内ｄｍａ機構の初期診断方式 | |
| JPH0814934B2 (ja) | セクタの交代管理を制御するディスク制御装置 | |
| JPS62217337A (ja) | ログ情報フアイル装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071018 Year of fee payment: 12 |