JPH0797339B2 - 制御装置システム - Google Patents
制御装置システムInfo
- Publication number
- JPH0797339B2 JPH0797339B2 JP62098845A JP9884587A JPH0797339B2 JP H0797339 B2 JPH0797339 B2 JP H0797339B2 JP 62098845 A JP62098845 A JP 62098845A JP 9884587 A JP9884587 A JP 9884587A JP H0797339 B2 JPH0797339 B2 JP H0797339B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- information
- control device
- channel
- microprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は被制御装置を互いに他の制御装置と共有する制
御装置システムに関し、特に制御の履歴情報の記録に関
する。
御装置システムに関し、特に制御の履歴情報の記録に関
する。
一般にこの種の制御装置システムは、複数の被制御装置
を時分割等により同時に処理する機能を有し、同様に複
数の上位装置に対しても同時に対処する機能を有する等
のその制御は非常に複雑なものである。従って障害等が
発生し、その原因が複数の処理の時間的前後関係などに
よるときその解明は容易ではない。これを容易にするた
め、従来この種の制御装置は処理中に処理の概要を示す
情報を制御装置内の特定のメモリへ順次格納し、異常発
生後にこの制御に関する履歴情報を読出すことを可能と
していた。
を時分割等により同時に処理する機能を有し、同様に複
数の上位装置に対しても同時に対処する機能を有する等
のその制御は非常に複雑なものである。従って障害等が
発生し、その原因が複数の処理の時間的前後関係などに
よるときその解明は容易ではない。これを容易にするた
め、従来この種の制御装置は処理中に処理の概要を示す
情報を制御装置内の特定のメモリへ順次格納し、異常発
生後にこの制御に関する履歴情報を読出すことを可能と
していた。
上述した従来の制御装置システムにおいて、複数の被制
御装置を他の制御装置と互いに共有するとき、障害等が
発生した場合の履歴情報は各々の制御装置からそれぞれ
個別に読み出す必要があった。また読み出された各々の
履歴情報は互いに他との関連が不明確なため、障害の要
因として互いに他の制御装置との関係が考えられるとき
それらを解析することは容易でなかった。又、制御装置
の中枢部に障害が発生したときその障害に至るまでの履
歴情報を読出すことが困難であった。
御装置を他の制御装置と互いに共有するとき、障害等が
発生した場合の履歴情報は各々の制御装置からそれぞれ
個別に読み出す必要があった。また読み出された各々の
履歴情報は互いに他との関連が不明確なため、障害の要
因として互いに他の制御装置との関係が考えられるとき
それらを解析することは容易でなかった。又、制御装置
の中枢部に障害が発生したときその障害に至るまでの履
歴情報を読出すことが困難であった。
本発明の制御装置システムは、制御情報を格納する第１
のトレースメモリと、制御の所定ポイント毎に第１の制
御情報を送出する第１のマイクロプロセッサとを含む第
１の制御装置と、制御情報を格納する第２のトレースメ
モリと制御の所定ポイント毎に第２の制御情報を送出す
る第２のマイクロプロセッサとを含む第２の制御装置
と、前記第１の制御装置の前記第１のマイクロプロセッ
サが送出する前記第１の制御情報および前記第２の制御
装置の前記第２のマイクロプロセッサが送出する前記第
２の制御情報を前記第１の制御装置の前記第１のトレー
スメモリおよび前記第２の制御装置の前記第２のトレー
スメモリの両方に格納する手段とを含み、前記第１の制
御情報および前記第２の制御情報とはこれらの制御情報
を送出した制御装置を特定する情報が含まれる。
のトレースメモリと、制御の所定ポイント毎に第１の制
御情報を送出する第１のマイクロプロセッサとを含む第
１の制御装置と、制御情報を格納する第２のトレースメ
モリと制御の所定ポイント毎に第２の制御情報を送出す
る第２のマイクロプロセッサとを含む第２の制御装置
と、前記第１の制御装置の前記第１のマイクロプロセッ
サが送出する前記第１の制御情報および前記第２の制御
装置の前記第２のマイクロプロセッサが送出する前記第
２の制御情報を前記第１の制御装置の前記第１のトレー
スメモリおよび前記第２の制御装置の前記第２のトレー
スメモリの両方に格納する手段とを含み、前記第１の制
御情報および前記第２の制御情報とはこれらの制御情報
を送出した制御装置を特定する情報が含まれる。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例である磁気テープサブシステ
ムのブロック図である。
ムのブロック図である。
磁気テープ制御装置（以下MTC）１はチャネル接続部
（以下CHA）10と磁気テープ接続部（以下MTA）11を介し
てそれぞれチャネル２と複数の磁気テープ装置（以下MT
U）３に接続されている。各MTU3は２台のMTC1から共有
される形で接続されている。MTC1はCHA10とMTA11の間で
転送されるデータを制御するREAD/WRITE制御部（以下RW
C）12とMTC1の各部を制御するマイクロプロセッサ13と
を有する。
（以下CHA）10と磁気テープ接続部（以下MTA）11を介し
てそれぞれチャネル２と複数の磁気テープ装置（以下MT
U）３に接続されている。各MTU3は２台のMTC1から共有
される形で接続されている。MTC1はCHA10とMTA11の間で
転送されるデータを制御するREAD/WRITE制御部（以下RW
C）12とMTC1の各部を制御するマイクロプロセッサ13と
を有する。
トレースメモリ14はマイクロプロセッサ13の制御情報を
始めとする各種情報を必要に応じて記録するメモリであ
る。一方のMTC1からデータの書込みを行うと両MTC1のト
レースメモリ14に同じ内容が記録される。アドレスレジ
スタ15はトレースメモリ14の書込み、読出しアドレスを
示すアドレスレジスタであり、トレースメモリ14と同様
に両MTC1のアドレスレジスタ15は常に同じ内容に更新さ
れる。
始めとする各種情報を必要に応じて記録するメモリであ
る。一方のMTC1からデータの書込みを行うと両MTC1のト
レースメモリ14に同じ内容が記録される。アドレスレジ
スタ15はトレースメモリ14の書込み、読出しアドレスを
示すアドレスレジスタであり、トレースメモリ14と同様
に両MTC1のアドレスレジスタ15は常に同じ内容に更新さ
れる。
ステータスレジスタ16はマイクロプロセッサ13のマイク
ロプログラムにより編集されたMTC1及びMTU3の状態ステ
ータスをチャネル２へ報告前に一時格納するレジスタで
ある。
ロプログラムにより編集されたMTC1及びMTU3の状態ステ
ータスをチャネル２へ報告前に一時格納するレジスタで
ある。
２台のMTC1は互いのマイクロプロセッサ13を介して通信
可能であり、また互いのCHA10を介してデータをその間
で転送することが可能である。
可能であり、また互いのCHA10を介してデータをその間
で転送することが可能である。
第２図は、第１図のトレースメモリ14に記録される１組
の情報（以下セグメント）20を示し、１つのセグメント
20はマイクロプログラム上の情報採取箇所を示すポイン
トエリア201と選択しているチャネルポートを示すチャ
ネルポート番号エリア202と当該ポイントにおいて処理
を実行したMTCを示すMTCアドレスエリア203と選択して
いるMTU番号を示すデバイスアドレスエリア204と各ポイ
ントにおける任意情報エリア205から構成されている。
の情報（以下セグメント）20を示し、１つのセグメント
20はマイクロプログラム上の情報採取箇所を示すポイン
トエリア201と選択しているチャネルポートを示すチャ
ネルポート番号エリア202と当該ポイントにおいて処理
を実行したMTCを示すMTCアドレスエリア203と選択して
いるMTU番号を示すデバイスアドレスエリア204と各ポイ
ントにおける任意情報エリア205から構成されている。
次に、この実施例装置の動作を図に基づいて説明する。
第１図のマイクロプロセッサ13はマイクロプログラムに
よりMTC1内の各部を制御しており、特にチャネル２から
のREAD命令、WRITE命令等に対してはCHA10,MTA11,RWC12
の各部を制御してMTU3からのデータの読出し、MTU3への
データの書込みを行う。
よりMTC1内の各部を制御しており、特にチャネル２から
のREAD命令、WRITE命令等に対してはCHA10,MTA11,RWC12
の各部を制御してMTU3からのデータの読出し、MTU3への
データの書込みを行う。
チャネル２からMTU3への動作要求は、一般に複数の命令
が組合わされたチャネルプログラムという単位で、MTC1
に対して起動がかけられる。MTC1においてはその複数の
命令を順次実行し、最後に終了の報告がチャネル２に対
し行なわれる。１つのチャネルプログラムの起動から終
了までの間には、他のチャネルプログラムが他のMTU3に
対し実行されることもある。この時新たな要求を出した
チャネル２は先行しているチャネルプログラムを発行し
たチャネル２と同じことも、また異なることもあり得
る。また２台のMTC1における負荷が一方のMTC1に片寄っ
ているとき、その負荷が大なるMTC1に新たな処理が起動
されると、２台のMTC1が互いのCHA10とマイクロプロセ
ッサ13を介して通信し、その処理を他方のMTC1において
実行する。
が組合わされたチャネルプログラムという単位で、MTC1
に対して起動がかけられる。MTC1においてはその複数の
命令を順次実行し、最後に終了の報告がチャネル２に対
し行なわれる。１つのチャネルプログラムの起動から終
了までの間には、他のチャネルプログラムが他のMTU3に
対し実行されることもある。この時新たな要求を出した
チャネル２は先行しているチャネルプログラムを発行し
たチャネル２と同じことも、また異なることもあり得
る。また２台のMTC1における負荷が一方のMTC1に片寄っ
ているとき、その負荷が大なるMTC1に新たな処理が起動
されると、２台のMTC1が互いのCHA10とマイクロプロセ
ッサ13を介して通信し、その処理を他方のMTC1において
実行する。
マイクロプロセッサ13のマイクロプログラムはこれらの
複数の動作状況下における障害発生時に、その直前の動
作解析が容易となるよう制御の要所（以下ポイントと称
す。）ごとに主要な制御情報を記録するルーチンを有す
る。すなわち各ポイントにおいて、そのときのポイント
を識別するポイント番号、接続しているチャネル２を識
別するポート番号、処理を実行したMTCアドレス、制御
の対象となっているMTU3を識別するデバイスアドレス、
各ポイント毎に定義される主要な情報（例えば、コマン
ド，ステータス等）をトレースメモリ14へそれぞれ第２
図の201,202,203,204,205に示す形で格納する。２台のM
TC1におけるそれぞれのアドレスレジスタ15は、後述す
るように常に等しい値を保持しており、また一方のMTC1
から上記トレース情報をトレースメモリ14へ書込むと同
じデータが他方のMTC1のトレースメモリ14へ同時に書込
まれる。従って両方のトレースメモリ14は常に同じデー
タを記録している。トレースメモリ14は4Kバイトの容量
を有し、第２図のポイントエリア201,チャネルポート番
号エリア202,MTCアドレスエリア203,デバイスアドレス
エリア204は各１バイト、同じく任意情報エリア205は10
バイトを有し、１つのポイントで記録される情報の単位
であるセグメント20は16バイトで構成される。従って各
ポイント毎の開始アドレスは16の倍数となる。アドレス
レジスタ15はトレースメモリ14のバイトアドレスを示
す。一方のMTC1がこれを更新すると他方のMTC1における
アドレスレジスタ15も同時に更新され、両者は常に同じ
値を保持している。
複数の動作状況下における障害発生時に、その直前の動
作解析が容易となるよう制御の要所（以下ポイントと称
す。）ごとに主要な制御情報を記録するルーチンを有す
る。すなわち各ポイントにおいて、そのときのポイント
を識別するポイント番号、接続しているチャネル２を識
別するポート番号、処理を実行したMTCアドレス、制御
の対象となっているMTU3を識別するデバイスアドレス、
各ポイント毎に定義される主要な情報（例えば、コマン
ド，ステータス等）をトレースメモリ14へそれぞれ第２
図の201,202,203,204,205に示す形で格納する。２台のM
TC1におけるそれぞれのアドレスレジスタ15は、後述す
るように常に等しい値を保持しており、また一方のMTC1
から上記トレース情報をトレースメモリ14へ書込むと同
じデータが他方のMTC1のトレースメモリ14へ同時に書込
まれる。従って両方のトレースメモリ14は常に同じデー
タを記録している。トレースメモリ14は4Kバイトの容量
を有し、第２図のポイントエリア201,チャネルポート番
号エリア202,MTCアドレスエリア203,デバイスアドレス
エリア204は各１バイト、同じく任意情報エリア205は10
バイトを有し、１つのポイントで記録される情報の単位
であるセグメント20は16バイトで構成される。従って各
ポイント毎の開始アドレスは16の倍数となる。アドレス
レジスタ15はトレースメモリ14のバイトアドレスを示
す。一方のMTC1がこれを更新すると他方のMTC1における
アドレスレジスタ15も同時に更新され、両者は常に同じ
値を保持している。
マイクロプログラム中のポイントとしては次のような箇
所を定義する。すなわちチャネル２から新たなチャネル
プログラムの起動を要求されたとき。チャネルプログラ
ム中の個々のコマンドを実行開始するとき。個々のコマ
ンドに対応したMTU3に対し動作指示を出したとき。MTU3
のステータスを受けとったとき。チャネルプログラム実
行中に他のチャネルプログラム（他のMTU3に対する）に
切替わったとき。負荷分散のため処理を実行するMTC1が
切替わったとき。そして異常を検出したときなどであ
る。これにより、障害発生時にはトレースメモリ14の内
容をダンプすることにより、そのときまでの処理の経過
が明らかとなる。
所を定義する。すなわちチャネル２から新たなチャネル
プログラムの起動を要求されたとき。チャネルプログラ
ム中の個々のコマンドを実行開始するとき。個々のコマ
ンドに対応したMTU3に対し動作指示を出したとき。MTU3
のステータスを受けとったとき。チャネルプログラム実
行中に他のチャネルプログラム（他のMTU3に対する）に
切替わったとき。負荷分散のため処理を実行するMTC1が
切替わったとき。そして異常を検出したときなどであ
る。これにより、障害発生時にはトレースメモリ14の内
容をダンプすることにより、そのときまでの処理の経過
が明らかとなる。
トレースメモリ14のデータのダンプはチャネル２からの
命令として指示され、マイクロプロセッサ13はトレース
メモリ14の全データをCHA10を介してチャネルへ転送す
ることにより行なわれる。マイクロプロセッサ13はステ
ータスの編集が終了後、チャネルプログラムの終了報告
時またはその後のステータス読取り命令に対応してステ
ータスレジスタ16の内容をチャネルへ転送する。
命令として指示され、マイクロプロセッサ13はトレース
メモリ14の全データをCHA10を介してチャネルへ転送す
ることにより行なわれる。マイクロプロセッサ13はステ
ータスの編集が終了後、チャネルプログラムの終了報告
時またはその後のステータス読取り命令に対応してステ
ータスレジスタ16の内容をチャネルへ転送する。
障害発生時にチャネル２はいずれのMTC1を介してトレー
スメモリ14内のデータの読出しを指示しても良い。どち
らのトレースメモリ14にも同じ内容が記録されているか
らである。従って障害等により一方のMTC1が動作不能と
なっても、動作可能なMTC1から読出しを指示すれば良
い。
スメモリ14内のデータの読出しを指示しても良い。どち
らのトレースメモリ14にも同じ内容が記録されているか
らである。従って障害等により一方のMTC1が動作不能と
なっても、動作可能なMTC1から読出しを指示すれば良
い。
本実施例では被制御装置を共有する制御装置は２台であ
るが、３台以上であっても同様のことが可能であること
は容易に類推できる。
るが、３台以上であっても同様のことが可能であること
は容易に類推できる。
以上説明したように、本発明は複数の制御装置において
トレースメモリを共有することにより、当該サブシステ
ム全体の事象を時系列に記録することができ、障害等の
解析が容易となる。また、いずれの制御装置からでも履
歴情報の読出しが可能となるため、１つの制御装置にお
いていかなる障害が発生してもこれに関連する履歴情報
の採取を可能とする効果がある。
トレースメモリを共有することにより、当該サブシステ
ム全体の事象を時系列に記録することができ、障害等の
解析が容易となる。また、いずれの制御装置からでも履
歴情報の読出しが可能となるため、１つの制御装置にお
いていかなる障害が発生してもこれに関連する履歴情報
の採取を可能とする効果がある。
第１図は本発明の一実施例である磁気テープサブシステ
ムのブロック図である。第２図は第１図のトレースメモ
リ内における情報の格納単位であるセグメントの構成を
示す。 １……磁気テープ制御装置、２……チャネル、３……磁
気テープ装置、10……チャネル接続部、11……デバイス
接続部、12……READ/WRITE制御部、13……マイクロプロ
セッサ、14……トレースメモリ、15……アドレスレジス
タ、16……ステータスレジスタ、20……セグメント、20
1……ポイントエリア、202……チャネルポート番号エリ
ア、203……MTCアドレスエリア、204……デバイスアド
レスエリア、205……任意情報エリア。
ムのブロック図である。第２図は第１図のトレースメモ
リ内における情報の格納単位であるセグメントの構成を
示す。 １……磁気テープ制御装置、２……チャネル、３……磁
気テープ装置、10……チャネル接続部、11……デバイス
接続部、12……READ/WRITE制御部、13……マイクロプロ
セッサ、14……トレースメモリ、15……アドレスレジス
タ、16……ステータスレジスタ、20……セグメント、20
1……ポイントエリア、202……チャネルポート番号エリ
ア、203……MTCアドレスエリア、204……デバイスアド
レスエリア、205……任意情報エリア。
Claims (1)
- 【請求項１】制御情報を格納する第１のトレースメモリ
と、制御の所定ポイント毎に第１の制御情報を送出する
第１のマイクロプロセッサとを含む第１の制御装置と、 制御情報を格納する第２のトレースメモリと、制御の所
定ポイント毎に第２の制御情報を送出する第２のマイク
ロプロセッサとを含む第２の制御装置と、 前記第１の制御装置の前記第１のマイクロプロセッサが
送出する前記第１の制御情報および前記第２の制御装置
の前記第２のマイクロプロセッサが送出する前記第２の
制御情報を前記第１の制御装置の前記第１のトレースメ
モリおよび前記第２の制御装置の前記第２のトレースメ
モリの両方に格納する手段とを含み、 前記第１の制御情報および前記第２の制御情報にはこれ
らの制御情報を送出した制御装置を特定する情報が含ま
れることを特徴とする制御装置システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62098845A JPH0797339B2 (ja) | 1987-04-21 | 1987-04-21 | 制御装置システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62098845A JPH0797339B2 (ja) | 1987-04-21 | 1987-04-21 | 制御装置システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63263548A JPS63263548A (ja) | 1988-10-31 |
| JPH0797339B2 true JPH0797339B2 (ja) | 1995-10-18 |
Family
ID=14230584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62098845A Expired - Lifetime JPH0797339B2 (ja) | 1987-04-21 | 1987-04-21 | 制御装置システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0797339B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CS257291A3 (en) * | 1990-12-13 | 1992-06-17 | Jan J Prof Mudr Opplt | Multi-layered, non-sequential discontinuous polyacrylamide gels, forming equilibrium molecular sieves for biomolecules separation |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59128653A (ja) * | 1983-01-14 | 1984-07-24 | Nec Corp | 状態履歴記憶制御装置 |
-
1987
- 1987-04-21 JP JP62098845A patent/JPH0797339B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63263548A (ja) | 1988-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4905184A (en) | Address control system for segmented buffer memory | |
| JPH0797339B2 (ja) | 制御装置システム | |
| JPS5953586B2 (ja) | ログアウト制御装置 | |
| JPS599928B2 (ja) | チヤネル制御方式 | |
| JP2000231454A (ja) | オペレーティングシステム | |
| JPS63208960A (ja) | 周辺制御装置 | |
| KR900007279B1 (ko) | 사설교환기에서의 플로피 디스크 드라이버의 제어방법 | |
| JPH0962610A (ja) | Ｄｍａコントローラ | |
| JP2639927B2 (ja) | データ処理システムにおける制御装置の試験方法 | |
| JP2784520B2 (ja) | ファイル転送装置 | |
| JPS5931743B2 (ja) | 二重化システム | |
| JPS6095762A (ja) | 磁気デイスク制御装置 | |
| WO1989002633A1 (en) | Peripheral controller | |
| JPS61134859A (ja) | メモリのバツクアツプ制御方式 | |
| JPS5985556A (ja) | フアイル制御システム | |
| JP2767661B2 (ja) | ディスク制御装置 | |
| JPH0668719B2 (ja) | 周辺制御装置 | |
| JPS5985555A (ja) | フアイル制御システム | |
| JPS6349818B2 (ja) | ||
| JPH0546322A (ja) | デイスクコントローラ | |
| JPH0217555A (ja) | メモリ診断方式 | |
| JPS5985558A (ja) | フアイル制御システム | |
| JPH0291716A (ja) | ファイルサーバ | |
| JPH0659820A (ja) | 二重化記録方式の磁気ディスク装置の制御方法 | |
| JPH01267764A (ja) | 周辺制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071018 Year of fee payment: 12 |