JPS63257278A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPS63257278A JPS63257278A JP9220987A JP9220987A JPS63257278A JP S63257278 A JPS63257278 A JP S63257278A JP 9220987 A JP9220987 A JP 9220987A JP 9220987 A JP9220987 A JP 9220987A JP S63257278 A JPS63257278 A JP S63257278A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- gate
- facing
- gate electrode
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 12
- 230000005684 electric field Effects 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電界効果トランジスタに関する。
最近のＩＣの普及に伴い、高性能化と低価格化の両方の
要求が急速に進行している。
要求が急速に進行している。
例えば、ＧａＡｓ電界効果トランジスタ（以下ＧａＡｓ
ＦＥＴという）では高出力化によるゲート幅の増加
とｉ、１１１１化によるコストダウンが課題となってい
る。
ＦＥＴという）では高出力化によるゲート幅の増加
とｉ、１１１１化によるコストダウンが課題となってい
る。
第２図（ａ）及び（ｂ）は従来のＧａＡｓＦＥＴの一例
の平面図及びＡ−Ａ’線断面図である。
の平面図及びＡ−Ａ’線断面図である。
絶縁性のＧａＡｓ基板１の上に約８０ｎｍの厚さの活性
Ｎ２を設け、その上にホトリソグラフィー技術でゲート
電極３を形成する。
Ｎ２を設け、その上にホトリソグラフィー技術でゲート
電極３を形成する。
ゲート・ポンディングパッド６はゲート配線層を介して
ゲート電極３に接続されている。
ゲート電極３に接続されている。
ゲート電極３をマスクとして活性層２に不純物イオンを
注入して高濃度層にした後、ゲート電極３を挟んで間隔
ｄを約１．５μｍにとって両側にそれぞれドレイン電極
４及びソース電極５を形成する。
注入して高濃度層にした後、ゲート電極３を挟んで間隔
ｄを約１．５μｍにとって両側にそれぞれドレイン電極
４及びソース電極５を形成する。
動作上実際に有効なゲート幅Ｗはこれら各電極の直線部
のゲート電極３を挟む部分（Ａ−Ａ’線断面図と同一の
構造となる部分）に対応する長さである。
のゲート電極３を挟む部分（Ａ−Ａ’線断面図と同一の
構造となる部分）に対応する長さである。
ゲート長ｌｆｆは高周波利得にほぼ逆比例するので極力
小さいことが、またゲート幅Ｗは最小雑音指数及び出力
電力の規格に対応する所定以上の長さが必要となり、こ
れら両方の値でゲート電極３及び寸法が設計される。
小さいことが、またゲート幅Ｗは最小雑音指数及び出力
電力の規格に対応する所定以上の長さが必要となり、こ
れら両方の値でゲート電極３及び寸法が設計される。
また、長いゲート幅Ｗにおいて動作が均一になるように
各電極を対辺を直線状にかつゲート電極３とドレイン電
極４またはソース電極５との各間隔を一定に形成してい
る。
各電極を対辺を直線状にかつゲート電極３とドレイン電
極４またはソース電極５との各間隔を一定に形成してい
る。
上述した従来の電界効果トランジスタは、ゲート幅に対
応する各電極の辺の形状が直線的となっているので、所
定のゲート幅を得るためにはチップの寸法が大きく、高
集積化を防げるという問題があった。
応する各電極の辺の形状が直線的となっているので、所
定のゲート幅を得るためにはチップの寸法が大きく、高
集積化を防げるという問題があった。
本発明の目的は、小形のチップの電界効果トランジスタ
を提供することにある。
を提供することにある。
本発明の電界効果トランジスタは、半導体基板の一主面
に選択的に形成されたゲート電極と該ゲート電極の両側
に対向して設けられたソース電極及びドレイン電極とを
含む電界効果トランジスタにおいて、前記ソース電極及
びドレイン電極とこれに対面するゲート電極の各対面す
る側の辺が同じ形状がくり返して連続する波形の曲線状
にかつ前記ゲート電極とソース電極及びトレイン電極と
の間隔が一定となるように構成されている。
に選択的に形成されたゲート電極と該ゲート電極の両側
に対向して設けられたソース電極及びドレイン電極とを
含む電界効果トランジスタにおいて、前記ソース電極及
びドレイン電極とこれに対面するゲート電極の各対面す
る側の辺が同じ形状がくり返して連続する波形の曲線状
にかつ前記ゲート電極とソース電極及びトレイン電極と
の間隔が一定となるように構成されている。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例の平面図である。
第１図のＢ−Ｂ’線断面図は、第２図の従来のＧａＡｓ
ＦＥＴのＡ−Ａ’線断面図と同一なので記載を省略
する。
ＦＥＴのＡ−Ａ’線断面図と同一なので記載を省略
する。
第１図のゲート電極３１のゲート長ｅ６は従来例と同じ
く約０．５μｍで、二つのゲート幅辺Ｇｗは、約１８０
μｍの長さで、全振幅Ｓｂが２μｍで周期Ｓ、が９μｍ
のつぶれた正弦波状を形成している。
く約０．５μｍで、二つのゲート幅辺Ｇｗは、約１８０
μｍの長さで、全振幅Ｓｂが２μｍで周期Ｓ、が９μｍ
のつぶれた正弦波状を形成している。
ドレイン電極４ａ及びソース電極５．は、それぞれゲー
ト電極３ａのゲート幅辺Ｇ、と対面する辺のみが、ゲー
ト幅辺ＧＷと同じ波形の一部分を形成してゲート電極３
１と間隔ｄを約１．５μｍとって設けられている。
ト電極３ａのゲート幅辺Ｇ、と対面する辺のみが、ゲー
ト幅辺ＧＷと同じ波形の一部分を形成してゲート電極３
１と間隔ｄを約１．５μｍとって設けられている。
、ここで、長さ約１８０μｍのゲート幅辺Ｇ、の正弦波
の周辺長を直線に換算すると約２００μｍとなり、これ
と対面するドレイン電極及びソース電極の辺長も同一の
２００μｍとなり、これらが実効長として動作する。
の周辺長を直線に換算すると約２００μｍとなり、これ
と対面するドレイン電極及びソース電極の辺長も同一の
２００μｍとなり、これらが実効長として動作する。
従って、ゲート幅Ｗが第２のゲート幅Ｗより約１０％縮
小してもＧａＡｓ ＦＥＴの高周波特性を含めた動作
特性は、第２図の従来のＧａＡｓＦＥＴのとほぼ同一で
ある。
小してもＧａＡｓ ＦＥＴの高周波特性を含めた動作
特性は、第２図の従来のＧａＡｓＦＥＴのとほぼ同一で
ある。
本実施例において、ゲート幅辺の形状を正弦波状とした
が、電界が均一となるように凸面と凹面を半円で交互に
連続しても良い。
が、電界が均一となるように凸面と凹面を半円で交互に
連続しても良い。
対象とする電界効果トランジスタとして、ブレーナ形の
ＧａＡｓ ＦＥＴについて説明したが、リセス形のＧ
ａＡｓ ＦＥＴに実施しても同一の効果が得られる。
ＧａＡｓ ＦＥＴについて説明したが、リセス形のＧ
ａＡｓ ＦＥＴに実施しても同一の効果が得られる。
また、シリコンのＭＯＳ ＦＥＴに適用してもよい。
以上説明したように本発明は、ゲート電極の微細化によ
り、チップが小形の電界効果トランジスタが得られる効
果がある。
り、チップが小形の電界効果トランジスタが得られる効
果がある。
第１図は本発明の一実施例の平面図、第２図（ａ）及び
（ｂ）は従来のＧａＡｓ ＦＥＴの一例の平面図及び
Ａ−Ａ’線断面図である。 １・・・ＧａＡｓ基板、２・・・活性層、３．３１・・
・ゲート電極、４，４．・・・ドレイン電極、５，５ａ
・・・ソース電極、ｄ・・・電極間隔、Ｇｗ・・・ゲー
ト幅辺。
（ｂ）は従来のＧａＡｓ ＦＥＴの一例の平面図及び
Ａ−Ａ’線断面図である。 １・・・ＧａＡｓ基板、２・・・活性層、３．３１・・
・ゲート電極、４，４．・・・ドレイン電極、５，５ａ
・・・ソース電極、ｄ・・・電極間隔、Ｇｗ・・・ゲー
ト幅辺。
Claims (1)
- 半導体基板の一主面に選択的に形成されたゲート電極
と該ゲート電極の両側に対向して設けられたソース電極
及びドレイン電極とを含む電界効果トランジスタにおい
て、前記ソース電極及びドレイン電極とこれに対面する
ゲート電極の各対面する側の辺が同じ形状がくり返して
連続する波形の曲線状にかつ前記ゲート電極とソース電
極及びドレイン電極との間隔が一定となるように形成さ
れたことを特徴とする電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9220987A JPS63257278A (ja) | 1987-04-14 | 1987-04-14 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9220987A JPS63257278A (ja) | 1987-04-14 | 1987-04-14 | 電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63257278A true JPS63257278A (ja) | 1988-10-25 |
Family
ID=14048053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9220987A Pending JPS63257278A (ja) | 1987-04-14 | 1987-04-14 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63257278A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011124282A (ja) * | 2009-12-08 | 2011-06-23 | Sharp Corp | 電界効果トランジスタ |
-
1987
- 1987-04-14 JP JP9220987A patent/JPS63257278A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011124282A (ja) * | 2009-12-08 | 2011-06-23 | Sharp Corp | 電界効果トランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0929105A3 (en) | Metal gate sub-micron mos transistor and method of making same | |
| JPH022179A (ja) | メタル・セミコンダクタ・ｆｅｔ | |
| JPS63257278A (ja) | 電界効果トランジスタ | |
| JP3185441B2 (ja) | 高周波高出力電界効果トランジスタ | |
| JPS6167269A (ja) | 半導体素子 | |
| JPH06310545A (ja) | 半導体装置 | |
| WO2008007467A1 (fr) | Transistor à effet de champ | |
| JPH0729918A (ja) | 高周波電界効果トランジスタ | |
| KR980006513A (ko) | 고주파 반도체 장치 | |
| JP2914411B2 (ja) | 電界効果トランジスタ | |
| JPS6313350B2 (ja) | ||
| JPS63202974A (ja) | 半導体装置 | |
| JPS597224B2 (ja) | フリツプチツプ装着体 | |
| JP2795220B2 (ja) | 電界効果トランジスタ | |
| JPH0448655A (ja) | 半導体装置 | |
| JPS62252175A (ja) | 半導体装置 | |
| JPS6350106A (ja) | 高周波半導体装置 | |
| JPWO2021257180A5 (ja) | ||
| JPH0427157A (ja) | 半導体装置 | |
| JPH0729919A (ja) | 高出力電界効果トランジスタ | |
| JPS62188275A (ja) | 電界効果トランジスタ | |
| JP2689957B2 (ja) | 半導体装置 | |
| JPH0750786B2 (ja) | 薄膜トランジスタ | |
| JPS6230349U (ja) | ||
| JPS59119045U (ja) | 高出力高周波トランジスタ |