JPS63248224A - デ−タ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、畳み込み符号による誤り訂正方式を採用する
ディジタル通信システムにおける端局装置において利用
されるデータ処理装置に係り、特に回線品質の評価デー
タの生成技術に関する。

（従来の技術） ディジタルマイクロ波無線通信システムでは、搬送波電
力対雑音電力の比、即ちＣ／Ｎ比が低い場合でも高い回
線品質を確保するために、送信側では原データに誤り訂
正符号化処理を施し、これによって受信側では誤り検出
とその訂正が行えるようにする誤り訂正方式が採用され
ていることは良く知られている通りである。

ところで、このような無線通信システムでは、回線品質
の評価をする場合、誤り訂正を施さないデータから誤り
訂正を施したデータの誤り率を推定する方法が採用され
ている。即ち、端局装置において利用されるデータ処理
装置は、回線品質の評価時には誤り訂正機能をバイパス
して誤り訂正を施さないデータの取得ができるようにな
っている。

従来のデータ処理装置は、例えば第２図に示す如く、送
信側が、入力する原データＸについて符号化処理を行う
誤り訂正符号化回路７と、この誤り訂正符号化回路７を
バイパスさせるためのものであって入力する原データＸ
について符号化回路７の内部遅延分を補償した遅延処理
を施す遅延回路８と、誤り訂正符号化回路７の出力（符
号化データ）と遅延回路８の出力（符号化されない生デ
ータ）とのうちのいずれか一方を選択する選択回路９と
を備え、選択回路９の出力は伝搬路において誤りデータ
Ｅ　（ｘ）が重畳されて受信側へ入力する。そして、受
信側では、誤り訂正回路１０と、その誤り訂正機能をバ
イパスさせるための遅延回路１１と、誤り訂正回路１０
の出力と遅延回路１１の出力とのうちのいずれか一方を
選択する選択回路１２とを備える。

以上の構成において明らかなように、送信側の選択回路
９と受信側の選択回路１２は互いに同期して動作する必
要があるので、これらには誤り訂正有効／無効制御信号
が共通の制御信号として外部から与えられる。これによ
って、受信側の選択回路１２は、送信側の符号化データ
についての再生データｘ’　　（誤り訂正回路１０の出
力）および符号化されない生データについての再生デー
タＸ′（遅延回路１１の出力）をそれぞれ選択出力でき
ることになる。

（発明が解決しようとする問題点） 上述した従来のデータ処理装置では、送信側において、
誤り訂正符号化回路をバイパスして符号化されない生の
データを送出する機能をもたせ、なおかつ受信側におい
ても誤り訂正回路をバイパスさせる機能をもたせるよう
にしているので、送信側および受信側は同期して動作さ
せる必要があり、システム運用上不便であるという問題
点がある。送信側と受信側は互いに離隔した場所にある
からである。

本発明は、このような従来の間組点に鑑みなされなもの
で、その目的は、送信側とは無関係に受信側のみにおい
て誤り訂正を施さないデータの再生をなし得るデータ処
理装置を提供することにある。

（問題点を解決するための手段） 前記目的を達成するために、本発明のデータ処理装置は
次の如き構成を有する。

即ち、本発明のデータ処理装置は、送信側が、情報デー
タ列について畳み込み誤り訂正符号化を行い、畳み込み
符号化データ列Ｐおよび同Ｑを形成する誤り訂正符号化
回路；　を備え、受信側が、受信入力された畳み込み符
号化データ列Ｐおよび同Ｑに誤り訂正を行う誤り訂正回
路と；　前記受信入力された畳み込み符号化データ列Ｐ
および同Ｑについて排他的論理和演算を行う演算回路と
；前記演算回路の出力について遅延処理を行う遅延回路
と；　前記遅延回路の出力について割算処理をするもの
であって、畳み込み符号化の多項式に対応したフィード
バック結線を有し、外部入力の誤りパルスに応答してフ
ィードバック値を反転する機能を有する割算回路と：　
外部入力の制御信号を受けて前記誤り訂正回路の出力と
前記割算回路の出力のうちのいずれか一方を選択する選
択回路と：　を備えたことを特徴とするものである。

（作　用） 次に、前記の如く構成される本発明のデータ処理装置の
作用を説明する。

送信側における誤り訂正符号化回路は、情報データ列Ｔ
　（ｘ）に畳み込み符号化多項式を掛算して畳み込み符
号化を行い、その畳み込み符号化データ列Ｐｓ（ｘ）お
よび同Ｑｓ（ｘ）を形成する。

例えば、畳み込み符号化多項式を（１７ｊＣすると、畳
み込み符号化データ列Ｐ　ｓ（ｘ　）および同Ｑ　ｓ（
ｘ　）はそれぞれ Ｐｓ（ｘ）＝　（ｘ）＋ｘ’　＋ｘ’　＋ｘ２＋ｘ）−
Ｔ　（Ｘ）−−−−−−＝　（１） Ｑｓ（ｘ）＝　（ｘ’　＋ｘ６＋ｘ’　十ｘ３＋ｘ）　
・Ｔ（ｘ）−−−−−−一・・＝　（２） と表わせる。この畳み込み符号化データ列Ｐｓ（ｘ）お
よび同Ｑｓ（Ｘ）が伝搬路を介して受信側へ伝達される
。

受信側では、受信入力された畳み込み符号化データ列Ｐ
Ｒ（Ｘ）および同ＱＲ（Ｘ）が並列的に誤り訂正回路と
演算回路とへ入力する。

ここで、受信入力された２系統の符号化データ列には伝
搬路での誤りデータが重畳されているので、それをＥ　
Ｐ（Ｘｌ　、　Ｅ　Ｑ（Ｘ）とすると、この２系統の符
号化データ列ＰＲ（Ｘ）、同’ＱＲ（Ｘ）はそれぞれ ＰＲ（Ｘ）＝Ｐｇ（Ｘ）＋ＥＰ（Ｘｌ　　　　　　　　
　　　　　−＜３　）ＱＲ（Ｘ）＝Ｑ！１（Ｘ）＋ＥＱ
ＩＸｌ　　　　　　　　＝−ｍ−・−（４）と表わせる
。

誤り訂正回路は、受信入力された畳み込み符号化データ
列ＰＲ（Ｘ）および同Ｑａ（ｘ）について誤り訂正を行
い、その誤り訂正をしたデータ列Ｔ″（ｘ＞を選択回路
へ送出する。

一方、演算回路は、前記受信入力された畳み込み符号化
データ列Ｐλ（Ｘ）および同ＱＲ（Ｘ）について排他的
論理和演算を行う、この演算結果データＲ（ｘ）は、Φ
を排他的論理和の記号とすると、次の式（５）で表わせ
る。

Ｒ（ｘ　）　＝　Ｐ　Ｒ（Ｘ　）＄Ｑｔ＋（ｘ　＞のＥ
ｐ＋ｘ＋ＣＢＥｑ＋ｘ＋　　　　−・・−−・−（５）
ここで、誤りデータＥＰ（Ｘｌ、同Ｅ　Ｑ（Ｘｉが共に
同時に１”となる場合には誤りなしと判定されるのであ
るが、このような状態が発生する確率は誤−リデータＥ
ｐｔｘ＋＋同Ｅ　ｏ＋ｘ＋のいずれか一方のみが°“１
”となる確率に比べ無視できる。従って、前記式（５）
が成立する。

この演算回路の出力Ｒ（ｘ＞は、遅延回路において誤り
訂正回路の内部遅延分を補償する遅延処理がなされて割
算回路へ入力する。

割算回路では、畳み込み符号化の多項式に対応した多項
式でもって前記Ｒ（ｘ）を割算し、その割算結果データ
Ｔ’（ｘ）を選択回路へ送出する。

即ち、前記式（１）、同（２）を考慮すれば、前記式（
５）は Ｒ（ｘ）＝　（ｘ６＋ｘ２）・Ｔ　（ｘ）■ＥＰ（Ｘｌ
のＥＱｉＸｌ−・・−ｍ−・・・（６） となるから、この割算回路ではｘ６＋ｘ２なる多項式で
もってＲ（ｘ）を割算し、 ＝Ｔ　（ｘ）＋Ｅ’（ｘ）　　　　　　　　−・−・−
ｍ−〜−（７）を得るのである。

ナオ、Ｅ’（ｘ　＞　ハＥ　Ｐ（Ｘ１６９Ｅ　ｏ＜ｘ＋
’ｌ：　”　””　テ割算した値である。Ｔ’（ｘ）に
は符号化前の情報データ列Ｔ　（ｘ）が含まれているこ
とが解る。

！＆後に、選択回路は、外部入力の制御信号を受けて誤
り訂正符号化に基づくデータ列Ｔ″（ｘ）と誤り訂正を
行っていない符号化前の情報データ列Ｔ　（ｘ）を含む
データ列Ｔ’（ｘ）とのいずれか一方を選択しそれを再
生データとして出力することになる。この再生データは
誤り有無の検査に付され、その結果、データＴ’（ｘ）
に係る再生データに誤りがあると、割算回路へ外部入力
の誤りパルスが発せられるようになっている０割算回路
では、この誤りパルスに応答してフィードバック値を反
転することを行い、誤ったデータを正しいデータに戻し
それをフィードバックするようにしている。

以上説明したように、本発明のデータ処理装置によれば
、送信側では誤り訂正符号化回路によって常に符号化さ
れたデータを送出するようにし、受信側において単純な
回路でもって誤り訂正を施さないデータを再生できるよ
うにしたので、送信側とは無関係に受信側のみに外部入
力の制御信号を与えるだけで所定の回線品質の評価試験
が行えることとなり、システム運用の利便性が向上する
。

また、送信側では、従来必要であった符号化機能バイパ
ス回路を不要化したので、回路規模の縮小化・装置の小
形化が図れる等の効果がある。

（実　施　例） 以下、本発明の実施例を図面を参照して説明する。

第１図は本発明の一実施例に係るデータ処理装置を示す
、このデータ処理装置は、送信側が誤り訂正符号化回路
１を備え、また受信側が誤り訂正回路２と演算回路３と
遅延回路４と割算回路５と選択回路６とを備える。

誤り訂正符号化回路１は、入力する原データである情報
データ列Ｔ（ｘ）に畳み込み符号化多項式を掛算して畳
み込み符号化を行い、その畳み込み符号化データ列Ｐ　
ｓ（ｘ　）および同Ｑｓ（ｘ）を形成する。この実施例
では、畳み込む符号化の多項式を（ＢＨ，４）　　とし
ているので、得られる畳み込み符号化データ列Ｐ　ｓ（
ｘ　）および同Ｑｓ（ｘ）は前記式（１〉および式（２
）で示される。ここで形成される２系統の符号化データ
列Ｐｓ（ｘ）、同Ｑｓ（ｘ）は伝搬路で誤りデータＥｐ
＋ｘ＋＋同Ｅ　Ｑ（Ｘ）がそれぞれ重畳され受信側へ伝
達される。

従って、受信側で受信入力される受信データ列ＰＲ（Ｘ
）、同ＱＲ（Ｘ）はそれぞれ前記式（３）。

同（４）で示される。

誤り訂正回路２は、受信データ列ＰＲ（Ｘ）、同ＱＲ（
Ｘ）について誤り訂正を行い、その誤り訂正をしたデー
タ列Ｔ″（Ｘ）を選択回路６へ送出する。

一方、演算回路３は、受信データ列ＰＲ（Ｘ）。

ＱＲ（Ｘ）について排他的論理和演算を行い、前記式（
６）に示すデータ列Ｒ（ｘ）を形成する。

このデータ列Ｒ（ｘ）は、遅延回路４において誤り訂正
回路２の内部遅延分の遅延処理が施され、それが割算回
路５へ送出される。

割算回路５は、図示する如く、畳み込み符号化の多項式
（）Ｈｉ）に対応したフィードバック結線を有し、デー
タ列Ｒ（ｘ）をｘ６＋ｘ２で割算することを行う、その
結果、前記式（７）で示すデータ列Ｔ’（ｘ）が選択回
路６へ送出される。

最後に、選択回路６では、外部入力である誤り訂正有効
／無効制御信号を受けて、誤り訂正符号１ヒに基づくデ
ータ列Ｔ″（ｘ）と誤り訂正を行っていない符号化前の
情報データ列Ｔ　（ｘ）を含むデータ列Ｔ’（ｘ）との
いずれか一方を選択しそれを再生データとして出力する
ことになる。

この再生データは誤り有無の検査に付され、その結果、
データ列Ｔ’（ｘ）に係る再生データに誤りがあると、
割算回路５へ外部入力の誤りパルスが発せられるように
なっている０割算回路５では、この誤りパルスに応答し
てフィードバック値を反転することを行い、誤ったデー
タを正しいデータに戻しそれをフィードバックするよう
にしている。

（発明の効果） 以上説明したように、本発明のデータ処理装置によれば
、送信側では誤り訂正符号化回路によって常に符号化さ
れたデータを送出するようにし、受信側において単純な
回路でもって誤り訂正を施さないデータを再生できるよ
うにしたので、送信側とは無関係に受信側のみに外部入
力の制御信号を与えるだけで所定の回線品質の評価試験
が行えることとなり、システム運用の利便性が向上する
。

また、送信側では、従来必要であった符号化機能バイパ
ス回路を不要化したので、回路規模の縮小化・装置の小
形化が図れる等の効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例に係るデータ処理装置のＷ４
或ブロック図、第２図は従来のデータ処理装置の構成ブ
ロック図である。 １．７・・・・・・誤り訂正符号化回路、２．１０・・
・・・・誤り訂正回路、　３・・・・・・演算回路、４
．８．１１・・・・・・遅延回路、　５・・・・・・割
算回路、６．９．１２・・・・・・選択回路。

Claims (1)

【特許請求の範囲】
1. 送信側は、情報データ列について畳み込み誤り訂正符号
   化を行い、畳み込み符号化データ列Ｐおよび同Ｑを形成
   する誤り訂正符号化回路；を備え、受信側は、受信入力
   された畳み込み符号化データ列Ｐおよび同Ｑに誤り訂正
   を行う誤り訂正回路と；前記受信入力された畳み込み符
   号化データ列Ｐおよび同Ｑについて排他的論理和演算を
   行う演算回路と；前記演算回路の出力について遅延処理
   を行う遅延回路と；前記遅延回路の出力について割算処
   理をするものであって、畳み込み符号化の多項式に対応
   したフィードバック結線を有し、外部入力の誤りパルス
   に応答してフィードバック値を反転する機能を有する割
   算回路と；外部入力の制御信号を受けて前記誤り訂正回
   路の出力と前記割算回路の出力のうちのいずれか一方を
   選択する選択回路と；を備えたことを特徴とするデータ
   処理装置。