JPS6324795A - 時分割スイツチ - Google Patents
時分割スイツチInfo
- Publication number
- JPS6324795A JPS6324795A JP16670486A JP16670486A JPS6324795A JP S6324795 A JPS6324795 A JP S6324795A JP 16670486 A JP16670486 A JP 16670486A JP 16670486 A JP16670486 A JP 16670486A JP S6324795 A JPS6324795 A JP S6324795A
- Authority
- JP
- Japan
- Prior art keywords
- data
- code
- time division
- converter
- division switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 20
- 238000010586 diagram Methods 0.000 description 4
- 230000002238 attenuated effect Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- RRLHMJHRFMHVNM-BQVXCWBNSA-N [(2s,3r,6r)-6-[5-[5-hydroxy-3-(4-hydroxyphenyl)-4-oxochromen-7-yl]oxypentoxy]-2-methyl-3,6-dihydro-2h-pyran-3-yl] acetate Chemical compound C1=C[C@@H](OC(C)=O)[C@H](C)O[C@H]1OCCCCCOC1=CC(O)=C2C(=O)C(C=3C=CC(O)=CC=3)=COC2=C1 RRLHMJHRFMHVNM-BQVXCWBNSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明はディジタル交換機、特にディジタル交換機に用
いられる時分割スイッチに関する。
いられる時分割スイッチに関する。
(従来の技術)
?タン電話等を用いた通話の場合、第4図に示すように
1発呼側と着信側とが時分割スイッチ24によって接続
され、マイク17aからの音声は線変換器18aでディ
ジタル化され9時分割スイッチ24を経て、 D/A変
換器21aでアナログ信号とされ、スピーカー22aか
ら出力される。
1発呼側と着信側とが時分割スイッチ24によって接続
され、マイク17aからの音声は線変換器18aでディ
ジタル化され9時分割スイッチ24を経て、 D/A変
換器21aでアナログ信号とされ、スピーカー22aか
ら出力される。
(発明が解決しようとする問題点)
ところで、第4図に示す時分割スイッチを用いた交換シ
ステムの場合、マイク17aから入力された音声をレベ
ル調整(増幅及び減衰)するためにはl変換器18aの
前段あるいはD/A変換器21aの後段に増幅器及び減
衰器を配置しなければならず、これら増幅器及び減衰器
は回線ごとに配置しなければならない。従って設備費が
かがシ。
ステムの場合、マイク17aから入力された音声をレベ
ル調整(増幅及び減衰)するためにはl変換器18aの
前段あるいはD/A変換器21aの後段に増幅器及び減
衰器を配置しなければならず、これら増幅器及び減衰器
は回線ごとに配置しなければならない。従って設備費が
かがシ。
しかも工事が極めて面倒であると込う問題点がある。
(問題点を解決するための手段)
本発明は2時分割スイッチと2時分割スイッチを制御す
る制御装置とを備える交換機において。
る制御装置とを備える交換機において。
制御装置からアドレスデータ及びコード変換データが書
き込まれる第1の記憶手段と、音声ディジタルデータが
書き込まれ、第1の記憶手段から読み出されるアドレス
データによって音声ディジタルデータが読み出される第
2の記憶手段と、第2の記憶手段から読み出される音声
ディジタルデータが入力されるとともに、第1の記憶手
段から読み出されるコード変換データが入力され、該音
声ディジタルデータをコード変換データに基づいて。
き込まれる第1の記憶手段と、音声ディジタルデータが
書き込まれ、第1の記憶手段から読み出されるアドレス
データによって音声ディジタルデータが読み出される第
2の記憶手段と、第2の記憶手段から読み出される音声
ディジタルデータが入力されるとともに、第1の記憶手
段から読み出されるコード変換データが入力され、該音
声ディジタルデータをコード変換データに基づいて。
コード変換して出力するコード変換手段とを有し。
音声ディジタルデータをコード変換して出力するように
したことを特徴とする時分割スイッチである。
したことを特徴とする時分割スイッチである。
(実施例〉
以下本発明について実施例によって説明する。
第1図を参照して、 A/D変換器(図示せず)からデ
ィジタル音声データが入側ノ・イウエイ(THW線)に
よって時分割スイッチに送られる。各回線のディジタル
音声データはレシーバ1a〜1dを介してそれぞれシリ
アル/パラレル変換器2a〜2dでパラレルに変換され
る。この時、タイミング発生器(図示せず)からの指令
によってセレクタ3はクロック発生器4からのタイミン
グ信号を選択し、このタイミング信号によってメモリ(
RAM )5にディジタル音声データが書き込まれる。
ィジタル音声データが入側ノ・イウエイ(THW線)に
よって時分割スイッチに送られる。各回線のディジタル
音声データはレシーバ1a〜1dを介してそれぞれシリ
アル/パラレル変換器2a〜2dでパラレルに変換され
る。この時、タイミング発生器(図示せず)からの指令
によってセレクタ3はクロック発生器4からのタイミン
グ信号を選択し、このタイミング信号によってメモリ(
RAM )5にディジタル音声データが書き込まれる。
一方、制御装置(図示せず、以下CPUと込う)からは
発呼側アドレスデータ及び着信側アドレスデータと後述
のコード変換データとによって構成される制御データが
出力される。
発呼側アドレスデータ及び着信側アドレスデータと後述
のコード変換データとによって構成される制御データが
出力される。
CPUからラッチ回路6を介して送られる発呼側アドレ
スデータがセレクタ7によって選択され。
スデータがセレクタ7によって選択され。
との発呼側アドレスデータによって同様にCPUからラ
ッチ回路8を介して送られる着信側アドレスデータがメ
モリ(RAM ) 9に書き込まれる。ま念。
ッチ回路8を介して送られる着信側アドレスデータがメ
モリ(RAM ) 9に書き込まれる。ま念。
ラッチ回路14を介してコード変換データがメモリ(R
AM)15に書き込まれる。
AM)15に書き込まれる。
次に2図示しないタイミング発生器からのタイミング信
号によって、セレクタ7がクロック発生器4からのタイ
ミング信号を選択し、 RAM 9から着信側アドレス
データが読み出される。この着信側アドレスデータはセ
レクタ3に選択され1着信側アドレスデータに対応する
ディジタル音声データがRAM 5から読み出される。
号によって、セレクタ7がクロック発生器4からのタイ
ミング信号を選択し、 RAM 9から着信側アドレス
データが読み出される。この着信側アドレスデータはセ
レクタ3に選択され1着信側アドレスデータに対応する
ディジタル音声データがRAM 5から読み出される。
また、この時1着信側アドレスデータに対応するコード
変換器〜りがRAM 15から読み出される。このコー
ド変換データ及びディジタル音声データはラッチ回路1
0を介してコード変換器16をアクセスする。
変換器〜りがRAM 15から読み出される。このコー
ド変換データ及びディジタル音声データはラッチ回路1
0を介してコード変換器16をアクセスする。
コード変換器16はROMで構成されており9例えば、
シリアル/パラレル変換器2aを介してメモリ5に書込
まれたディジタル音声データ(最初のデータを16進で
a(8ビツト)とする)が読み出され、メモリ15から
コード変換データ(パッド番号を示す)としてk(16
進、8ピント)が読み出されたとすると、コード変換器
16にはk a (16進、 16ビツト)のデータが
アドレスとして与えられる。そしてコード変換器16か
らは第2図に示すようにka番地に対応するデータ(以
下icyドデータ(pad data )という) a
/IT(16進)が出力される。このようにしてディジ
タル音声データは順次コード変換されて、コード変換器
16から出力される。なお、ディジタル音声データをa
、コード変換データをに′とすれば。
シリアル/パラレル変換器2aを介してメモリ5に書込
まれたディジタル音声データ(最初のデータを16進で
a(8ビツト)とする)が読み出され、メモリ15から
コード変換データ(パッド番号を示す)としてk(16
進、8ピント)が読み出されたとすると、コード変換器
16にはk a (16進、 16ビツト)のデータが
アドレスとして与えられる。そしてコード変換器16か
らは第2図に示すようにka番地に対応するデータ(以
下icyドデータ(pad data )という) a
/IT(16進)が出力される。このようにしてディジ
タル音声データは順次コード変換されて、コード変換器
16から出力される。なお、ディジタル音声データをa
、コード変換データをに′とすれば。
第2図に示すようにに’a番地に対応するパッドデータ
“a””が出力される。
“a””が出力される。
上述のようにして、ディジタル音声データは順次コード
変換されて、コード変換器16から出力される。コード
変換器16から出力された・ぐラドデータは対応するラ
ノチアンドノクラレル/シルアル変換器12a−12d
でシリアルデータに変換され、ドライバー13a〜13
dを介して出側ハイウェイl (RHW線)に送られ、
D/A変換器(図示せず)を介して対応するスピルカ
ー(図示せず)から出力される。
変換されて、コード変換器16から出力される。コード
変換器16から出力された・ぐラドデータは対応するラ
ノチアンドノクラレル/シルアル変換器12a−12d
でシリアルデータに変換され、ドライバー13a〜13
dを介して出側ハイウェイl (RHW線)に送られ、
D/A変換器(図示せず)を介して対応するスピルカ
ー(図示せず)から出力される。
このように、マイク(図示せず)から入力された音声が
時分割スイッチ内で、 CPUからのコード変換データ
で指定される変換率(・9ノド番号)に基づいてコード
変換される。つまり、 CPUからのコード変換データ
を変えることによってコード変換率(・にノド番号)を
任意に変えることができ。
時分割スイッチ内で、 CPUからのコード変換データ
で指定される変換率(・9ノド番号)に基づいてコード
変換される。つまり、 CPUからのコード変換データ
を変えることによってコード変換率(・にノド番号)を
任意に変えることができ。
時分割スイッチで実質的に音声データを任意に増幅、あ
るいは減衰させることができる。
るいは減衰させることができる。
例えば、第3図に示すようにマイク17aから線変換器
18aを介して入力された音声データはCPU 19か
らの指令によって時分割スイッチ20でレベル調整(増
幅あるーは減衰)され。
18aを介して入力された音声データはCPU 19か
らの指令によって時分割スイッチ20でレベル調整(増
幅あるーは減衰)され。
D/A変換器21aを介してスピーカー22aから出力
されることになる。
されることになる。
(発明の効果)
以上説明したように1本発明の時分割スイッチでは時分
割スイッチによって実質的にディジタル音声データをレ
ベル調整(増幅及び減衰)することができ、このレベル
調整(即ち、コード変換)率はCPUからのコード変換
データによって指定することができる。従って、従来の
ように別に増幅器及び減衰器を必要とすることがなく、
設備費が安価であり、しかも工事が容易であると−う効
果がある。
割スイッチによって実質的にディジタル音声データをレ
ベル調整(増幅及び減衰)することができ、このレベル
調整(即ち、コード変換)率はCPUからのコード変換
データによって指定することができる。従って、従来の
ように別に増幅器及び減衰器を必要とすることがなく、
設備費が安価であり、しかも工事が容易であると−う効
果がある。
第1図は本発明による時分割スイッチの一実施例を示す
図、第2図は第1図に示すコード変換器の構成を示す図
、第3図は本発明による時分割スイッチを用−た交換シ
ステムを概略的に示す図・第4図は従来の時分割スイッ
チを用いた交換システムを概略的に示す図である。 1a〜1d・・・レシーバ、 2 a〜2d・・・シリ
アル/パラレル変換器、3・・・セレクタ、4・・・ク
ロック発生器、5・・・メモIJ (RAM ) 、
6・・・ラッチ回路、7・・・セレクタ、8・・・ラッ
チ回路、9・・・メモリ(RAM)。 10・・・ラッチ回路、12a=12d・・・ラッチア
ンドパラレル/シリアル変換i、13a〜13d・・・
ドライバー 、 l 4・・・ランチ回路、15・・・
メモリ(RAM ) 、 16 、、、 コード変換器
(ROM)、17a。 17b−1イク、18a、18b−A/D変換器。 19・・・制御装置(CPU ’) 、 20・・・時
分割スイッチ。 21 a 、 2 l b −D/A変換器、 22
a 、 22 b −ソ 第2図
図、第2図は第1図に示すコード変換器の構成を示す図
、第3図は本発明による時分割スイッチを用−た交換シ
ステムを概略的に示す図・第4図は従来の時分割スイッ
チを用いた交換システムを概略的に示す図である。 1a〜1d・・・レシーバ、 2 a〜2d・・・シリ
アル/パラレル変換器、3・・・セレクタ、4・・・ク
ロック発生器、5・・・メモIJ (RAM ) 、
6・・・ラッチ回路、7・・・セレクタ、8・・・ラッ
チ回路、9・・・メモリ(RAM)。 10・・・ラッチ回路、12a=12d・・・ラッチア
ンドパラレル/シリアル変換i、13a〜13d・・・
ドライバー 、 l 4・・・ランチ回路、15・・・
メモリ(RAM ) 、 16 、、、 コード変換器
(ROM)、17a。 17b−1イク、18a、18b−A/D変換器。 19・・・制御装置(CPU ’) 、 20・・・時
分割スイッチ。 21 a 、 2 l b −D/A変換器、 22
a 、 22 b −ソ 第2図
Claims (1)
- 1、時分割スイッチと、該時分割スイッチを制御する制
御装置とを備える交換機において、前記制御装置からア
ドレスデータ及びコード変換データが書き込まれる第1
の記憶手段と、音声ディジタルデータが書き込まれ、前
記第1の記憶手段から読み出されるアドレスデータによ
って前記音声ディジタルデータが読み出される第2の記
憶手段と、前記第2の記憶手段から読み出される音声デ
ィジタルデータが入力されるとともに、前記第1の記憶
手段から読み出されるコード変換データが入力され、該
音声ディジタルデータを前記コード変換データに基づい
て、コード変換して出力するコード変換手段とを有し、
前記音声ディジタルデータをコード変換して出力するよ
うにしたことを特徴とする時分割スイッチ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16670486A JPS6324795A (ja) | 1986-07-17 | 1986-07-17 | 時分割スイツチ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16670486A JPS6324795A (ja) | 1986-07-17 | 1986-07-17 | 時分割スイツチ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6324795A true JPS6324795A (ja) | 1988-02-02 |
Family
ID=15836210
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16670486A Pending JPS6324795A (ja) | 1986-07-17 | 1986-07-17 | 時分割スイツチ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6324795A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5624897A (en) * | 1979-08-08 | 1981-03-10 | Fujitsu Ltd | Attenuation quantity set system |
JPS61247195A (ja) * | 1985-04-25 | 1986-11-04 | Nec Corp | レベル可変回路 |
-
1986
- 1986-07-17 JP JP16670486A patent/JPS6324795A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5624897A (en) * | 1979-08-08 | 1981-03-10 | Fujitsu Ltd | Attenuation quantity set system |
JPS61247195A (ja) * | 1985-04-25 | 1986-11-04 | Nec Corp | レベル可変回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4730306A (en) | Conference system | |
US4301531A (en) | Three-party conference circuit for digital time-division-multiplex communication systems | |
US4190744A (en) | Circuit arrangement and process for producing conference connections between three conference parties in a PCM time multiplex switching system | |
JPS6324795A (ja) | 時分割スイツチ | |
JPS6356009A (ja) | レベル調節装置 | |
JPS58168374A (ja) | 会議電話回路 | |
JPS6324797A (ja) | 時分割スイツチ | |
JPS6324796A (ja) | 時分割スイツチ | |
CA1101557A (en) | Code-converter with preservation of parity | |
US4964168A (en) | Circuit for storing a speech signal in a digital speech memory | |
USRE31814E (en) | Three-party conference circuit for digital time-division-multiplex communication systems | |
KR960002354B1 (ko) | 전화기의 국선번호 발성 시스템 | |
KR100201252B1 (ko) | 교환기의 음성 이득 조정회로 | |
JP2774663B2 (ja) | ボタン電話装置 | |
JPH02259800A (ja) | エコー発生回路 | |
KR900007065B1 (ko) | 자동이득 조절장치가 부가된 타임스위치의 직접 제어방식 | |
JPS59153367A (ja) | レベル制御会議通話方式 | |
JPS6141218A (ja) | デイジタル減衰器 | |
JPS63105552A (ja) | デジタル電話装置のハンズフリ−回路 | |
JPS6130197A (ja) | Pb信号発生回路 | |
JPH01136199A (ja) | 音声合成ic | |
JPS6196858A (ja) | 拡張会議通話方式 | |
JPH0237151B2 (ja) | ||
JPH06245235A (ja) | 呼出し信号音の音量制御方式 | |
JPS6342263A (ja) | 音声分岐回路 |