JPS6196858A

JPS6196858A - 拡張会議通話方式

Info

Publication number: JPS6196858A
Application number: JP21735084A
Authority: JP
Inventors: Seiji Kamigaki; 神垣　政治; Seiya Uchida; 誠也内田
Original assignee: Iwatsu Electric Co Ltd
Current assignee: Iwatsu Electric Co Ltd
Priority date: 1984-10-18
Filing date: 1984-10-18
Publication date: 1986-05-15
Also published as: JPH029498B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（発明の技術分野）本発明は、ハイウェイスイッチ回路と会議通話回路を並
列に接続して入力ハイウェイと出力ハイウェイを相互接
続する会議通話方式に関するものである。

（従来技術）従来、第１図のようにハイウェイスイッチ回路２と会議
通話回路４とを入力ハイウェイ１と出力ハイウェイ３で
並列接続する方式による会議通話方式においては、ハイ
ウェイ数に応じて会議通話回路４をその都度設計変更す
る必要があった。従って、ハイウェイ数が増加した場合
にも簡単に対応し得ないという欠点があった。

（発明の目的）本発明は、前記の欠点を解決するために、ハイウェイス
イッチ回路および会議通話回路がＬＳＩ等の１つの構成
単位になっていて構成単位の規模が変更できない場合、
従来知られているような方法で複数のハイウェイスイッ
チ回路を用いてハイウェイスイッチの拡張を図ると共に
、更に複数のハイウェイスイッチ回路および複数の会議
通話回路を用いて会議通話回路におけるハイウェイ数お
よびトランク数を拡張することにより、ハイウェイの規
模に応じて上記の構成単位の組み合わせによりシステム
を容易に実現させることのできる拡張会議通話方式を提
供するものである。

（発明の構成および作用）以下図面により本発明の詳細な説明する。

第１図はハイウェイ拡張前の会議通話可能な通話スイッ
チ回路の基本的構成を示す一例であり、構成単位のハイ
ウェイスイッチ回路２と会議通話回路４を各々１つづつ
用いて構成し、各々は１ハイウエイ３２チヤネルを有す
るハイウェイをｎ本制御することができる。会議通話回
路４は、任意のハイウェイの任意のチャネルに接続され
る４加入者の会議通話を行える会議トランクを８個有す
る。

またハイウェイスイッチ回路２は２者通話のときのみ出
力ハイウェイ３の該当のタイムスロット（チャネル）に
出力し、会議通話回路４は会議通話のときのみ出力ハイ
ウェイ３の該当のタイムスロットに出力を出すように制
御され、各出力ハイウェイ３の各タイムスロット（チャ
ネル）はハイウェイスイッチ回路２と会議通話回路４で
排他的に使用される。ハイウェイスイッチ回路２と会議
通話回路４の詳細は後述する。

第２図は本発明の一実施例であり、３０は拡張されたｋ
Ｘｎ本の入力ハイウェイであり、３１，３２，３３゜は
それぞれ１本の人力ハイウェイを有する１番目。

２番目、に番目の入力サブハイウェイ、４０は拡張され
たｋＸｎ本の出力ハイウェイであり、４Ｌ４２゜４３は
それぞれ１本の出力ハイウェイを有する１番目、２番目
、に番目の出力サフ゛ハイウェイである。

１０はｋＸｎ本のハイウェイを有する様に拡張されたハ
イウェイスイッチ回路、２０はｋＸｎ本のハイウェイを
有する様に拡張された会議通話回路である。２１，２２
．２３は各々第１図のハイウェイスイッチ回路２で構成
され、それぞれ、１番目、２番目。

ｋ番目の入力サブハイウェイ３１，３２．３３を集線す
るサブ集線回路である。２４，２５．２６は各々第１図
のハイウェイスイッチ回路２で構成され、それぞれ、１
番目、２番目、に番目の出力サブハイウェイに分配する
サブ分配回路である。２７．２８は各々第１図の会議通
話回路４で構成される１番目、ｐ番目のサブ会議通話回
路、５１．５２．５３はそれぞれ１番目。

ｐ番目、ｎ番目の内部人力ハイウェイ、５４，５５．５
６はそれぞれ１番目、ｐ番目、ｎ番目の内部出力ハイウ
ェイである。ただし、１≦ｐ≦ｎである。

以下第２図に基づいて本発明の詳細な説明する。

１番目のサブ会議通話回路２７内の８個の会議トランク
をそれぞれＸＩＩ＋ＸＩ□＋　’−’＋　Ｘ　Ｉ　８と
し、ｐ番目のサブ会議通話回路２８内の８個の会議トラ
ンクをそれぞれＸ□＋　Ｘ　Ｐ　Ｚ　＋　’−’＋χＦ
８とすると、１トランクは４加入者を収容するので４チ
ヤネルを必要とし、８トランクでは３２チヤネル必要と
する。従って、サブ会議通話回路２７内の会議トランク
Ｘｌｌ＋ＸＩ□＋　’−’ｌＸ１ｍの使用チャネルを総
て１番目の内部人力ハイウェイ５１および内部出力ハイ
ウェイ５４に割当て、ＸＰＩ＋ＸＰＬ’−−−’＋ＸＦ
１１の使用チャネルを総てｐ番目の内部入力ハイウェイ
５２および内部比カッ＼イウエイ５５に割当てると、サ
ブ会議通話回路２７は内部人力ハイウェイ５１と内部量
カッλイウエイ５４を使用し、会議通話回路２８は内部
人カッλイウエイ５２と内部出力ハイウェイ５５のみを
使用することとなる。従って、サブ集線回路２１，２２
．２３は入カッλイウエイ３０上のチャネルの中でサブ
会議通話回路２７内の会議トランクを使用するチャネル
を内部人カッλイウエイ５１に集線し、サブ会議通話回
路２８内の会議トランクを使用するチャネルを内部人カ
ッ＼イウエイ５２番こ集綿する。一方、サブ分配回路２
４．２５．２６は内部出力ハイウェイ５４．５５の出力
を人カッ＼イウエイ３０上の対応するチャネルに分配す
る。入カッλイウエイ３０と出力ハイウニ伺０上の特定
のチャネルに接続されているＡＩ＋ＢＩ＋ＣＩ＋ＤＩの
加入者が会議通話回路２７のＸ１１の会議トランクを使
用し、また、Ａ２１Ｂ！。

Ｃ，、Ｄ、の加入者が会議通話回路２８のＸ□の会議ト
ランクを使用して会議通話を行っている場合の入力ハイ
ウェイ３０と出力ハイウェイ４０と、内部入力ハイウェ
イ５１．５２と、内部出力ハイウェイ５４．５５のタイ
ミングチャートを第３図に示す０図中のＡ。

Ｂ、、Ｃ，、Ｄ＋、Ａｚ、１ｈ、Ｃｚ、Ｄｉは、それぞ
れ、上記加入者の入力音声データおよびそれらが変換さ
れた音声データを示す。

第４図は第２図のｋＸｎ本のハイウェイを有する拡張さ
れたハイウェイスイッチ回路１０の一実施例である。図
中、３０は拡張されたｋＸｎ本の入力ハイウェイであり
、３１．３２．３３はそれぞれ１本の入力ハイウェイを
有する１番目、２番目、に番目の入力サブハイウェイ、
４０は拡張されたｋＸｎ本の出力ハイウェイであり、４
１．４２．４３はそれぞれ１本の出力ハイウェイを有す
る１番目、２番目、に番目の出力サブハイウェイである
。６０，６１．６２．６３．６４゜６５．６６．６７．
６８は各々第１図のハイウェイスイッチ回路２であり、
それぞれに図に示す様にＳｉ　Ｉ＋　ｓｌ□。

ＳＩＬ　Ｓ２＋＋　５ｚｚｒ　Ｓｉに＋　５Ｉｌｌ＋Ｓ
Ｋｌ＋５ＩＩＫと名称をつけると、Ｓｉｊはｉ番目の入
力サブハイウェイのデータをｊ番目の出力サブハイウェ
イに乗せ替えるハイウェイスイッチ回路であり、入力ハ
イウェイ３０の任意のハイウェイの任意のタイムスロッ
ト（チャネル）上のデータは出力ハイウェイ４０の任意
のハイウェイの任意のタイムスロット（チャネル）上に
出力できる。

第５図は本発明の基本となる第１図の構成の動作原理を
表すものであり、入力ハイウニイエに乗せられた会議参
加者の信号はハイウェイスイッチ回路２と会議通話回路
４に同時に人力される。この場合に、会議参加者の出力
ハイウェイのチャネルのタイミングで、ハイウェイスイ
ッチ回路２の出力スイッチ２１．２２．２３はそれぞれ
オフとなり、会議通話回路４の出力スイッチ４１，４２
．４３はそれぞれオンとなる。また、出力ハイウェイの
会議参加者のチャネルのタイミングで、会議通話回路４
において会議演算処理された信号が出力される。第５図
では、分り易いように会議参加者が３者の場合を示し、
その音声信号をそれぞれＡ、　Ｂ、　Ｃとし、かつ各々
は３つのハイウェイの特定のチャネルに割当られている
場合を示している。

表１第６図は本発明に用いる会議通話回路４の一実施例であ
り、表１に記号の名称をしめす。

この第６図の会議通話回路４は、８ハイウエイ（３２チ
ヤネル／ハイウエイ）を制御するノｈイウエイスイッチ
回路と共に用い、８会議トランク（８会議者／トランク
）を有している。

ハイウェイは入力ハイウェイと出力ハイウェイにわかれ
おり、図示はされていないが、電話機あるいは局線等に
対応するコーデックは固定タイムスロット方式でポート
番号（ハイウェイ番号子チャネル番号）が割当てられて
おり、それぞれのコーデックはボート番号で定まるチャ
ネルのタイミングで入出力ハイウェイとＰＣＭデータの
送受信をおこなっている。また、ＰＣＭ圧伸則はμ法則
に従っている。

第６図に基づいて会議通話回路の動作を説明する。外部
クロックφとフレームパルス（Ｆ！’）とによりカウン
タ（ＣＮＴ）が動作し、デコーダ（ＤＥＣｚ）によりＴ
。−Ｔ７およびＳ０〜Ｓ３のタイミングが作られる。以
上のタイミング関係を第７図に示す。ポート毎のコーデ
ックから送られてくる入力ハイウェイ　（ＲＨＷＹ）上
のデータはクロックｆで動作するシリアル・パラレル変
換器（Ｈ５Ｐｏ〜Ｈ５Ｐ？）にて変換され、Ｔｏのタイ
ミングでハイウェイレジスタ（肚Ｒ，−Ｈ凶Ｒ７）に転
送される。

入力メモリ　（ＩＮＭ。〜ＩＮＭ？）にはＴヮのタイミ
ングでカウンタ（ＣＮＴ）からマルチプレクサ（ＭＰＸ
　＋　）を経てアドレスが与えられ、ハイウェイレジス
タ（ＨＷＲｏ〜ＨＷＲ７）のデータが表４に示されるフ
ォーマットで人力メモリ　（ＩＮＭ。〜ＩＮＭ７）に書
き込まれる。カウンタ（ＣＮＴ）は第７図のタイムチャ
ートに示す如く動作するので、入力メモリ（ＩＮＭ。〜
ＩＮＭ７）には１フレ一ム周期１２５μｓ内に３２チャ
ネル分のデータが順番に格納される。入力メモリ（ＩＮ
Ｍ。〜ＩＮＭ７）のデータの中で会議参加のポートのデ
ータは後述する会議演算処理を施され、会議参加のポー
トに対応する出力メモリ（ＯＴＭ。〜ＯＴＭ７）に格納
される。出力メモリ（ＯＴＭ。〜ＯＴＭ？）にはＴ、の
タイミングでカウンタ（ＣＮＴ）からマルチプレクサ（
ＭＰＸ１）を経た値に加算器（ＦＡＯ）で「２」を加え
た値をアドレスとして与えられ、対応する出力メモリ（
ＯＴＭ。〜ＯＴＭ？）のデータがパラレル・シリアル変
換器（ＨＰＳＯ〜ＨＰＳ？）に転送される。一方、出力
メモリ　（ＯＴＭ。〜ＯＴＭ？）を読み出すと、同じタ
イミングＴ７でマルチプレクサ（ＭＰＸ３）を経て、出
力メモリ（ＯＴＭ。〜ＯＴＭ？）に与えられた同一アド
レスが制御メモリ　（ＣＴＭ）にも与えられ、対応する
制御メモリ（ＣＴＭ）のデータはビット単位でハイウェ
イゲートフリップフロップ（ＨＷＧ、〜ＨＷＧ７）に転
送される。

制御メモリ（ＣＴＭ）には第１１図（２）に示す通り、
（ハイウェイ数）×（チャネル数）のビットが用意され
ており、後述する方法により各々のビットが独立に外部
のプロセッサによりセントされている。

従って、制御メモリ（ＣＴＭ）の内容によりハイウェイ
ゲートフリップフロップ（ＨＷＧｏ−ＨＷＧ７）はセン
トないしりセントされ、セットされているときのみパラ
レル・シリアル変換器（ＨＰＳｏ＝ＨＰＳｔ）の出力は
バスドライバ（ＢＤ）を通し出力ハイウェイ（ＴＨＷＹ
）に送出される。リセットされているときには、前記バ
スドライバ（ＢＤ）の出力はハイインピーダンス状態と
なっており、後述のハイウェイスイッチ回路の出力とワ
イアードオアがとれる状態となる。

前述の説明を省略した会議演算処理は、第８図に示す様
に３２チャネル分の伝送時間１２５μｓを８等分した４
チャネル分の時間１５．６２５μｓを１つのトランクの
処理時間に割当て実行される。１つのトランクに関する
演算過程の詳細は第１２図のタイミングチャートに示す
が概略は以下の通りである。

第６図のトランクメモリ（ＴＫＭ）は第１１図（３）に
示すように４ワード（１５ビツト／ワード）が１トラン
クに割当られており、それぞれのワードには４者の会議
参加者のポート情報（ボート番号＋１０）が後述する方
法で収容されている。ここで、ＩＤは第１１図（３）に
示すようにポートロス−〇、ボートロスー１及び接続フ
ラグを含む個別情報である。このトランクメモリ（ＴＫ
Ｍ）にはカウンタ（ＣＮＴ）の出力がＴ０〜Ｔｅｌ　Ｔ
４〜Ｔ６のタイミングでマルチプレクサ（ＭＰＸｏ）を
経てアドレスとして与えられているが、Ｔｏ−Ｔ、　、
Ｔ４〜Ｔ６ごとにアドレスが変わり１ワードずつ順に５
＋１．Ｓｌのタイミングで同一トランクの４ワードが連
続して読み出され、Ｓ２．　Ｓ、のタイミングで再び同
一トランクの４ワードが連続して読み出される。以後、
次のトランクについて同様のことが繰り返され、結局１
２５μｓの間に８つのトランクについて上記の動作が行
われる。

今、ＳｏのＴ０〜Ｔ２のタイミングでトランクメモリ（
ＴＫＭ）のあるトランクの最初のワード（Ａ）が読み出
されると、この中のボート番号（ＴＫＭの００−４およ
び０．−７に出力）に対応する入力メモリ（ＩＮＭ。〜
ＩＮＭ？）からスピーチデータ（ａ）が読み出され、マ
ルチプレクサ（ＭＰＸ４）のＡ。−６に入力される。一
方、前記ワード（Ａ）の個別情報（ＩＤ）の中のボート
・ロス゛−１（ＰＬＩ）　　（ＴＫＭのＤｌｌ−１０に
出力）はマルチプレクサ（ＭＰＸｔ）のＡ７−９に入力
されているので結局、前記のスピーチデータ（ａ）は読
み出し専用メモリ（ＲＯＭ）内のμ法則耐直線コード変
換テーブル（ＭＬＴ）の前記ボート・ロス−１で指定さ
れるテーブルを通し、ＰＣＭ符号（ａ）からある一定の
減衰（あるいは増幅）を伴った線形符号（ａ′）へ変換
され、読み出し専用メモリ（ＲＯＭ）より出力される。

この読み出し専用メモリ（ＲＯＭ）の出力はＴ２のタイ
ミングでスピーチ・レジスタ・ファイル（ＳＰＲ）の領
域（ＡｓＰ）にセットされ、引き続き領域ＡＳＰの出力
は加算器（ＦＡＮ）を通し加算レジスタ（ＡＤＤ）の出
力と加算され、この加算結果はＴ３のタイミングで加算
レジスタ（ＡＤＤ）に蓄えられる。

同様にＳｏのＴ、〜Ｔ７．　ＳｔのＴ　ｏ　〜Ｔ　３　
、　Ｓ　＋のＴ　４〜Ｔ　７のタイミングで前述のトラ
ンクの２番目、３番目。

４番目のワードに関する処理が行われるが、それぞれの
ワードをＢ、Ｃ，ＤとしＢ、Ｃ，Ｄの中のポート番号に
対応するスピーチデータをそれぞれす、ｃ、ｄとし、ｂ
、ｃ、ｄが読み出し専用メモリ（ＲＯＭ）により変換さ
れた値をｂ　／　、ｃ　／　、ｄｌとすると、ＳｔのＴ
３のタイミングが終了した時点では結局、スピーチ・レ
ジスタ・ファイル（ＳＰＲ）のＢＳＰ、　Ｃ３Ｐ、　Ｄ
ＳＰにはそれぞれｂ’、ｃ’、ｄ’の値がセットされ、
加算レジスタ（ＡＤＤ）にはＳｏのＴ、のタイミングで
″Ｏ″クリアされているのでａ’＋　ｂ’＋　ｃ’＋　
ｄ’の値が蓄積される。

この後、Ｓ２の１０のタイミングで加算器（ＦＡυを通
し加算レジスタ（ＡＤ［＋）よりスピーチ・レジスタフ
ァイル（ＳＰＲ）のＡＳＰの内容（ａ′）が引算され、
加算器（ＦＡＩ）の出力（ＳＰＸ）はｂ’＋　ｃ’＋　
ｄ’となり、マルチプレクサ（ＭＰＸ４）の８０−１□
に入力される。

一方、Ｓ２のＴ０〜Ｔ２のタイミングでトランクメモリ
（ＴＫＭ）より前記Ａが再び読み出され、Ａの個別情報
（ＩＤ）の中のボート・ロス−０（ＰＬＯ）　（ＴＫＨ
のＤｌｌ−１３に出力）はマルチプレクサ（ＭＰχ４）
のａ１３−１５に入力されているので結局前記のスピー
チデータｂ’＋ｃ’＋ｄ’は読み出し専用メモリ（ＲＯ
Ｍ）内の直線対μ法則コード変換テーブル（ＬＭＴ）の
前記ボート・ロス−〇　（ＰＬＯ）で指定されるテーブ
ルを通し、線形符号（ｂ’＋　ｃ’＋　ｄ’）からある
一定の減衰（あるいは増幅）を伴ったＰＣＭ符号（ｂ’
＋ｃ’＋ｄ′）′へ変換され、読み出し専用メモリ（１
？ＯＭ）より出力される。この読み出し専用メモリ（Ｒ
ＯＭ）の出力はＳ２のＴ２のタイミングでネガティブ・
バス・ドライバ（ＮＢＤ）を介して前記Ａの中のポート
番号で指定される出力メモリ（ＯＴＭ。〜ＯＴＭ？）に
格納される。同様にＳ２のＴ４〜Ｔｂ、　Ｓ３のＴ０〜
Ｔ２．　Ｓ、のＴ４〜Ｔ６のタイミングで前記のＢ、　
Ｃ，Ｄの中のポート番号に対応する処理が行われ、それ
ぞれのタイミングの終わりに、それぞれのポート番号に
対応する出力メモリ（ＯＴＭｏ　〜ＯＴＭｔ）に（ｃ’
＋　ｄ’＋　ａ’）’　。

（ｄ’＋　　ａ’＋’ｂ’）’　、（ａ　　’＋　ｂ’
＋　ｃ’）’　が格納され、１つのトランクに関する処
理を終える。

以上、１つのトランクにつき１５．６２５μｓの処理時
間を要するので、残り７つのトランクについて同様の操
作を行い、１２５μｓ経過すると８つのトランクの演算
処理は総て終了する。

以上の説明で明らかなように、第６図のトランクメモリ
（ＴＫＭ）に会議参加者のポー、トごとに入力レベルを
決めるμ法則耐直線コード変換テーブル（ＭＬＴ）およ
び出力レベルを決める直線対μ法則コード変換テーブル
（ＬＭＴン　の種別を会議トランクを使用するごとにセ
ットすれば、会議トランクの参加者の種別により会議通
話の音量を適宜変更できる。

例えば、第１１図の（４）に示す読み出し専用メモリ（
ＲＯＭ）のメモリマツプにおいてＸＯ＋Ｘ１ｘ２＋Ｘ３
＋Ｘ４＋ＸＳ＋Ｘ６＋Ｘ？をそれぞれ０，１，２．３．
４．５，６．７　ｄＢの減衰を与えるものとしｓ　Ｖｏ
＋！＋＋Ｖｚ＋）’ｉ、ｙ４＋３’ｓ＋）’６＋ｙ７を
それぞれＯ，−１，−２，−３，−４，−５，−６，−
７ｄＢの減衰（即ちＯ，＋１．’　＋２＋　＋３＋　＋
４．　＋５＋　＋６．　＋７ｄＢの増幅）を与えるもの
とするとき、線路損失〜４ｄＢの局線Ａと線路損失Ｏｄ
Ｂの内線Ｂ、Ｃの３者通話の場合はＡにはＸＯ＋ｙ４＋
　ＢおよびＣにはＸｓ＋ｙｏのテーブル種別を与えると
局線Ａへは、内線ＢおよびＣの音声が減衰なしのＯｄＢ
で送出（局線Ａの遠端では一４ｄＢで受信）され、内線
Ｂへは局線Ａの音声が一４ｄＢ、内線Ｃの音声が一４ｄ
Ｂで送出され、内線Ｃへは局線Ａの音声が一４ｄＢ、内
線Ｂの音声が一４ｄＢで送出されることになる。従って
、内線ＢあるいはＣは局線Ａと２者通話しているときと
同じレベルの音量を３者通話時に得られ、且つ局線と内
線のレベル差がないので聞き取りやすい。一方、局線Ａ
も内線と２者通話しているときと同じレベルの音量を３
者通話時に得られ、２者通話から３者通話に移行しても
違和感がない。

上記では内線ＢあるいはＣが局線Ａと内線ＣあるいはＢ
の音量に差が無い様にセントしたが、数ｄＢの差を持た
せる様にセットすることもできるし、線路損失の大きい
局線に対して増幅することもできるのは明らかであり、
目的により種々組み合わせを変えることができる。又、
２者、３者、４者通話時のレベルをそれぞれことなる様
にすることも可能である。

前述したトランクメモリ（ＴＫＭ）および制御メモリ（
ＣＴＭ）のメモリマツプは第１１図＋３）　（２）にそ
れぞれ示す通りであるが、これらには外部のプロセ・ノ
サにより第１３図に示す出力命令を用いて、必要なデー
タがセットされる。詳細は第１４図のタイミングチャー
トに示すが（第１４図で矢印は転送先を示す）、概略は
以下の通りである。出力命令０ＵＴ３０でトランク番号
レジスタ（ＴＮＯ）に会議回路の番号（ＩＣ番号）と会
議回路内のトランク番号とトランク内の位置番号をセッ
トし、出力命令０ＵＴ３１でポート番号レジスタ（ＰＮ
Ｏ）に会議に参加するポート番号をセントした後、０Ｕ
Ｔ３２にて接続情報レジスタ（ＣＯＮ）に接続フラグを
“１”にセットすると、トランク番萼レジスタ（ＴＮＯ
）にセットされているＩＣ番号と外部から与えられるＩ
Ｃ番号とをコンパレータ（ＣＡＭＰ）で比較し一致して
いるときは、Ｔ３又はＴｂのタイミングでトランク番号
レジスタ（ＴＮＯ）の出力はマルチプレクサ（ＭＰＸｏ
）を経てトランクメモリ（ＴＫＭ）のアドレスとなり、
ポート番号レジスタ（ＰＮＯ）および接続情報レジスタ
（ＣＯＮ）の内容がパスドライバ（ＢＤ）を通し、トラ
ンクメモリ（ＴＫＭ）内゛の指定のトランク番号の指定
位置に第１１図（３）のメモリマツプに示すフォーマッ
トで格納される。

一方、ポート番号レジスタ（ＰＮＯ）の出力の中のチャ
ネル番号はマルチプレクサ（ＭＰ＞ｈ）を経て制御メモ
リ（ＣＴＭ）のアドレスとなり制御メモリ（ＣＴＭ）の
指定されたチャネルに対応するデータが制御メモリレジ
スタ（ＣＴＲ）にＴ１のタイミングでセットされ、その
出力はビット変更回路（ＣＯＧ）によりポート番号レジ
スタ（ＰＮＯ）の出力の中のハイウェイ番号により指定
される１ビツトのみを“１”に変更され、バスドライバ
（ＢＤ）を通りＴ２又はＴ６のタイミングで再び制御メ
モリ（ＣＴＭ）内の前記チャネル位置に格納される。

以上、１つのポートがトランクメモリ（ＴＫＭ）および
制御メモリ（ＣＴＭ）にセットされる場合を述べたが、
リセットされる場合は出力命令０ＵＴ３２の接続フラグ
を“０″にする点が異なるのみである。

複数のポートをセントないしリセットする場合は、上述
の出力命令０ＵＴ３０．０ＵＴ３１．０ＵＴ３２を繰り
返し実行すればよい。

以上会議通話回路の実施例を説明したが、この実施例に
おいては、この回路を最大８個迄並列に接続することが
可能であり、最大６４トランクの会議トランクを得るこ
とができる。

また、トランク番号レジスタ・（ＴＮＯ）のビット長お
よび出力命令０ＵＴ３０のビット長を２ビット増せば、
最大２５６トランク迄得られるのは明らかである。

表　　２第９図は本発明において会議通話回路４とともに用いる
ハイウェイスイッチ回路２の例である。

各部の記号の名称は表２の通りであ′る。第９図のハイ
ウェイスイッチ回路は、８ハイウエイ　（３２チヤネル
／ハイウエイ）を制御し、ハイウェイは入力ハイウェイ
１と出力ハイウェイ３に分かれており、図示はされてい
ないが、電話機あるいは局線等に対応するコーデックは
固定タイムスロット方式でポート番号（ハイウェイ番号
子チャネル番号）が割当られており、それぞれ°のコー
デックはポート番号で定まるチャネルのタイミングで入
出力ハイウェイとＰＣＭデータの送受信を行っている。

第９図に基づいてハイウェイスイッチ回路２の動作を説
明する。外部クロックφ。によりカウンタ（ＣＮＴ）が
動作しデコーダ（ＤＥＣ）によりＴ０〜Ｔ７．Ｓ、。

Ｓｌ＋ｕＯ〜ｕ７．ＦＰのタイミング信号が第１０図に
示すごとく作られる。Ｔ０〜Ｔ７はハイウェイ番号の識
別用であり、Ｓｏは入力ハイウェイ（ＲＨＷＹ）からス
ピーチデータメモリ（ＳＰＭ）へのデータ入力タイミン
グ用、Ｓｌはスピーチデータメモリ（ＳＰＭ）から出力
ハイウェイ（Ｔ）ＩＷＹ）へのデータ出力タイミング用
に用いられる。ポート毎のコーデックから送られてくる
入力ハイウェイ（ＲＨＷＹ）上のデータはクロックφ、
で動作するシリアルパラレル変換器（ＳＰＯ〜ＳＰ？）
にて変換されｕ７のタイミングの終わり　（ｕｏのタイ
ミングの始め）で入力レジスタ（ＩＮＲｏ〜ＩＮＲｔ）
に転送される。スピーチデータメモリ（ＳＰＭ）にはＳ
ｏのタイミングでカウンタ（ＣＮＴ）からマルチプレク
サ（ＭＰＸＯを経てアドレスが与えられる。このアドレ
スはφ。のクロック毎に更新されるので、Ｔ０〜Ｔ７で
選択されたバスドライバ（ＢＤＯ〜ＢＤ７）を通し、前
記の入力レジスタ（ＩＮＲ（１〜ＩＮＲ？）のデータが
順にスピーチデータメモリ（ＳＰＭ）に第１５図（１１
に示すごとく格納される。ここでＣ１，、ＨＷｆｉはｎ
番目のハイウェイのｍ番目のチャネルに対応するポート
から入力されるスピーチデータであり、それぞれ＋、−
のサイン（Ｓ）　、コード（Ｃｈｏｒｄ）とステップ（
Ｓｔｅｐ）からなる。一方、Ｓ、のタイミングでカウン
タ（ＣＮＴ）からマルチプレクサ（ＭＰＸＯ）を経て接
続メモリ（ＣＯＮＭ）にアドレスが与えられる。このア
ドレスにて読み出された第１５図（２）のメモリマツプ
に示す接続メモリ（ＣＯＮＭ）の内容（すなわちＣｌ□
ＨＷ、はｎ番目のハイウェイのｍ番目のチャネルに対応
するポートにスピーチデータを送出する接続先のポート
番号および出力制御フラグ）の中で接続先のポート番号
は、マルチプレクサ（ＭＰＸＩ）を経てスピーチデータ
メモリ（ＳＰＭ）にアドレスとして与えられる。このア
ドレスで読み出されたスピーチデータメモリ（ＳＰＭ）
内のスピーチデータは、φ。のクロック毎にＴ０〜Ｔ７
で選択された出力レジスタ（ＯＵＴＲｏ〜０ＵＴＲｔ）
に順に格納される。この出力レジスタ（ＯＵＴＲｏ〜０
ＬＩＴＲ？）の内容はｕ７のタイミングの終わり　（ｕ
ｏのタイミングの始め）でパラレルシリアル変換器（Ｐ
Ｓ（１〜ＰＳ？）に格納される。また、接続メモリ（Ｃ
ＯＮＭ）の内容の中で出力制御フラグは直接Ｔ０〜Ｔ、
のタイミングで出力レジスタ（ＯＵＴＲ，〜０ＵＴＲ？
）に格納され、出力レジスタ（ＯＵＴＲｏ〜０ＵＴＲ？
）に格納された出力制御フラグはｕｏのタイミングでフ
リップ・フロップ（ＦＦｏ〜ＦＦ？）に格納される。パ
ラレルシリアル変換器（ＰＳＯ〜ＰＳ？）はφ１のクロ
ックで動作し、その出力はフリップ・フロップ（ＦＦＯ
〜ＦＦ？）がセットされているときはゲート（Ｇ０〜Ｇ
？）を通り出力ハイウェイ（ＴＩ（ＷＹ）に出力される
が、フリップ・フロップ（ＦＦｏ〜Ｆｈ）がリセットさ
れているときはゲート（６０〜Ｇ？）の出力はハイイン
ピーダンス状態となり、前述の会議通話回路４の出力が
ワイアードオア　できる状態となる。

なお、デコーダ（ＤＥＣ）から出力されるフレームパル
ス（ＦＰ）は前述の会議通話回路４に入力され、会議通
話回路４とハイウェイスイッチ回路２のチャネルの位相
合わせに用いられる。また、接続メモリ（ＣＯＮＭ）へ
の情報の書き込みはＳｏのタイミングで外部インタフェ
ース回路を通して外部のプロセッサにて出力命令を用い
ておこなわれるが、前述の会議通話回路４で述べた方法
と同様なので説明は省く。

以上の説明で明らかな様に、あるポートに関して第６図
の会議通話回路のトランクメモリ（ＴＫＭ）の接続フラ
グと第９図のハイウェイスイッチ回路２の接続メモリ（
ＣＯＮＭ）の出力制御フラグを排他的にセットすれば、
２者通話或いは会議通話がボートに割当られたチャネル
のみを使用して実現でき、会議通話用に特別のチャネル
を必要としない６以上は一実施例であり、本発明はこの
範囲に限定するものではない。例えば１トランク内の会
議通話者数を３人あるいは５人と定めてもよい。又トラ
ンク数も定めてもよい。又、適用するハイウェイ数も８
本に限る必要はない。また、実施例では人力ハイウェイ
と出力ハイウェイは物理的に分離されているが、時間的
に分離し、物理的には、入力出力兼用のハイウェイにも
適用できるのは明らかである。又、ＰＣＭコードとして
はμ法則コードの代わりにＡ法則コードを適用するのも
容易である。

要するに本発明はその要旨を逸脱しない範囲で種々変形
して実施することができ、各種通話装置に広く適用する
ことができる。

（発明の効果）以上説明したように、本発明によれば、ハイウェイスイ
ッチ回路、会議通話回路がＬ−５Ｉ等で構成ささている
場合、これらを複数個用いることにより容易にハイウェ
イ数並びに会議トランク数の拡張が図れる利点がある。

また、極めて簡単な制御で会議通話専用のチャネルを不
要とする会議通話回路が得られ、チャネルの経済化に有
効であり、かつ充分の会議トランク数が得られる。

【図面の簡単な説明】

第１図および第５図は本発明に用いる基本構成単位であ
るハイウェイスイッチ回路と会議通話回路を用いた最小
構成を示すブロック図、第２図は本発明の会議通話方式
の一実施例を示すブロック図、第３図は第２図の実施例
におけるハイウェイのタイミングチャート、第４図は第
２図の実施例における拡張されたハイウェイスイッチの
回路の一実施例を示すブロック図、第６図は本発明に用
いる会議通話回路の一例を示すブロック図、第７図は第
６図の回路例の動作を示すタイムチャート第８図は第６
図の回路例の演算時間割当を示すタイムチャート、第９
図は本発明に用いるハイウェイスイッチ回路の一例を示
すブロック図、第１０図は第９図の回路例の動作を示す
タイムチャート、第１１図は第６図の中のメモリのメモ
リマツプを示す図、第１２図と第１４図は第６図の回路
動作を説明する動作チャート、第１３図は第６図の外部
インタフェースを表す会議トランク命令の一例を示す図
、第１５図は第９図の中のメモリのメモリマツプである
。

Claims

【特許請求の範囲】

複数の入力ハイウェイと複数の出力ハイウェイ間を時分
割交換するハイウェイスイッチ回路と該ハイウェイスイ
ッチ回路に並列接続された会議通話回路とを備えて前記
複数の入力ハイウェイ及び前記複数の出力ハイウェイの
各チャネル間で会議通話を行うように構成された会議通
話方式において、前記ハイウェイスイッチ回路はｎ×ｋ
本の入力ハイウェイをｎ本の単位でｎ×ｋ本の出力ハイ
ウェイに時分割分配するように構成され、前記会議通話
回路は前記ｎ×ｋ本の入力ハイウェイを各々がｎ本の入
力ハイウェイをｎ本の出力ハイウェイに時分割交換する
ｋ個の第１のスイッチ手段により集線して少なくとも１
個の会議通話手段に入力するとともに該少なくとも１個
の会議通話手段の出力を各々がｎ本の入力ハイウェイを
ｎ本の出力ハイウェイに時分割交換するｋ個の第２のス
イッチ手段により前記ｎ×ｋ本の出力ハイウェイに分配
するように構成されたことを特徴とする拡張会議通話方
式。