JPH0316067B2 - - Google Patents
Info
- Publication number
- JPH0316067B2 JPH0316067B2 JP59211444A JP21144484A JPH0316067B2 JP H0316067 B2 JPH0316067 B2 JP H0316067B2 JP 59211444 A JP59211444 A JP 59211444A JP 21144484 A JP21144484 A JP 21144484A JP H0316067 B2 JPH0316067 B2 JP H0316067B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- highway
- conference
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 claims description 71
- 238000012545 processing Methods 0.000 claims description 17
- 238000004891 communication Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000003321 amplification Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000005236 sound signal Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/42—Systems providing special services or facilities to subscribers
- H04M3/56—Arrangements for connecting several subscribers to a common circuit, i.e. affording conference facilities
- H04M3/561—Arrangements for connecting several subscribers to a common circuit, i.e. affording conference facilities by multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
Description
（発明の技術分野）
本発明は、時分割デイジタル交換機を利用する
会議通話方式に関する。 （従来技術） 近年、複数の電話機による会議通話の需要が高
まつてきた。従来、この種の会議通話システム
は、一般に送信ハイウエイと受信ハイウエイとを
時分割に構成し、受信ハイウエイの通話信号を会
議演算して、それぞれ定められたタイムスロツト
に前記送信ハイウエイを介して送り出すようにし
ていた。しかしながら、この種従来システムで
は、会議グループ数や会議参加者数をダイナミツ
クに、また柔軟性をもたせて決定するのが非常に
難しい。そこで、その解決策として特開昭55−
28608号公報や特開昭57−57072号公報に見られる
ように、ハイウエイとの入出力部分にバツフアメ
モリを用いる方法が考案されている。これらの方
法で前記柔軟性は解決した。しかし、その反面、
これに使用されるバツフアメモリ及びその制御回
路には実用上、高速な動作を要求し、その使用す
る半導体素子が制約される等欠点があつた。従来
システムにおいて、会議トランクの接続は第１図
に示すように構成され、入力ハイウエイ１に乗せ
られた会議参加者の信号はハイウエイスイツチ回
路２により会議通話回路４に割当られたチヤネル
のタイミングで出力ハイウエイ３より会議通話回
路４に入力され、会議演算処理が施された後再び
会議通話回路４に割当られたチヤネルのタイミン
グで入力ハイウエイ１に戻され、ハイウエイスイ
ツチ回路２と出力ハイウエイ３を通して会議参加
者に送出される。第１図では分り易いように会議
参加者が３者の場合を示し、その音声信号をそれ
ぞれＡ，Ｂ，Ｃとし、かつ、各々は３つのハイウ
エイの特定のチヤネルに割当られている場合を示
している。 （発明の目的及び概要） 本発明は、これらの欠点を解決するために、会
議通話形態の柔軟性に富みかつLSI化の実現を容
易にすることで、その装置の小形化及び安価を実
現した会議通話方式を提供するものである。 本発明は、上記の目的を実現するために、ハイ
ウエイの入出力にバツフアメモリを接続し、ハイ
ウエイの１フレームの全チヤネルデータを蓄積
し、その蓄積したデータを１フレーム時間を適当
数（例えば８）で分割した時間を１トランクの演
算処理時間になるように時分割しそれを時分割演
算処理するように構成し、多数トランクのリアル
タイム処理を実現している。 （発明の構成及び作用） 以下に図面を用いて本発明を詳細に説明する。 第２図は本発明の概念を表すものであり、入力
ハイウエイ１に乗せられた会議参加者の信号はハ
イウエイスイツチ回路２と会議通話回路４に同時
に入力される。この場合に、会議参加者の出力ハ
イウエイのチヤネルのタイミングで、ハイウエイ
スイツチ回路２の出力スイツチ２１，２２，２３
はそれぞれオフとなり、会議通話回路４の出力ス
イツチ４１，４２，４３はそれぞれオンとなる。
また、出力ハイウエイの会議参加者のチヤネルの
タイミングで、会議通話回路４において会議演算
処理された信号が出力される。第２図では、分り
易いように会議参加者が３者の場合を示し、その
音声信号をそれぞれＡ，Ｂ，Ｃとし、かつ各々は
３つのハイウエイの特定のチヤネルに割当られて
いる場合を示している。
会議通話方式に関する。 （従来技術） 近年、複数の電話機による会議通話の需要が高
まつてきた。従来、この種の会議通話システム
は、一般に送信ハイウエイと受信ハイウエイとを
時分割に構成し、受信ハイウエイの通話信号を会
議演算して、それぞれ定められたタイムスロツト
に前記送信ハイウエイを介して送り出すようにし
ていた。しかしながら、この種従来システムで
は、会議グループ数や会議参加者数をダイナミツ
クに、また柔軟性をもたせて決定するのが非常に
難しい。そこで、その解決策として特開昭55−
28608号公報や特開昭57−57072号公報に見られる
ように、ハイウエイとの入出力部分にバツフアメ
モリを用いる方法が考案されている。これらの方
法で前記柔軟性は解決した。しかし、その反面、
これに使用されるバツフアメモリ及びその制御回
路には実用上、高速な動作を要求し、その使用す
る半導体素子が制約される等欠点があつた。従来
システムにおいて、会議トランクの接続は第１図
に示すように構成され、入力ハイウエイ１に乗せ
られた会議参加者の信号はハイウエイスイツチ回
路２により会議通話回路４に割当られたチヤネル
のタイミングで出力ハイウエイ３より会議通話回
路４に入力され、会議演算処理が施された後再び
会議通話回路４に割当られたチヤネルのタイミン
グで入力ハイウエイ１に戻され、ハイウエイスイ
ツチ回路２と出力ハイウエイ３を通して会議参加
者に送出される。第１図では分り易いように会議
参加者が３者の場合を示し、その音声信号をそれ
ぞれＡ，Ｂ，Ｃとし、かつ、各々は３つのハイウ
エイの特定のチヤネルに割当られている場合を示
している。 （発明の目的及び概要） 本発明は、これらの欠点を解決するために、会
議通話形態の柔軟性に富みかつLSI化の実現を容
易にすることで、その装置の小形化及び安価を実
現した会議通話方式を提供するものである。 本発明は、上記の目的を実現するために、ハイ
ウエイの入出力にバツフアメモリを接続し、ハイ
ウエイの１フレームの全チヤネルデータを蓄積
し、その蓄積したデータを１フレーム時間を適当
数（例えば８）で分割した時間を１トランクの演
算処理時間になるように時分割しそれを時分割演
算処理するように構成し、多数トランクのリアル
タイム処理を実現している。 （発明の構成及び作用） 以下に図面を用いて本発明を詳細に説明する。 第２図は本発明の概念を表すものであり、入力
ハイウエイ１に乗せられた会議参加者の信号はハ
イウエイスイツチ回路２と会議通話回路４に同時
に入力される。この場合に、会議参加者の出力ハ
イウエイのチヤネルのタイミングで、ハイウエイ
スイツチ回路２の出力スイツチ２１，２２，２３
はそれぞれオフとなり、会議通話回路４の出力ス
イツチ４１，４２，４３はそれぞれオンとなる。
また、出力ハイウエイの会議参加者のチヤネルの
タイミングで、会議通話回路４において会議演算
処理された信号が出力される。第２図では、分り
易いように会議参加者が３者の場合を示し、その
音声信号をそれぞれＡ，Ｂ，Ｃとし、かつ各々は
３つのハイウエイの特定のチヤネルに割当られて
いる場合を示している。
【表】
【表】
第３図は本発明に用いる会議通話回路４の一実
施例であり、表１に記号の各称をしめす。 この第３図の会議通話回路４は、８ハイウエイ
（32チヤネル／ハイウエイ）を制御するハイウエ
イスイツチ回路と共に用い、８会議トランク（４
会議者／トランク）を有している。 ハイウエイは入力ハイウエイと出力ハイウエイ
にわかれており、図示はされていないが、電話機
あるいは局線等に対応するコーデツクは固定タイ
ムスロツト方式でポート番号（ハイウエイ番号＋
チヤネル番号）が割当てられており、それぞれの
コーデツクはポート番号で定まるチヤネルのタイ
ミングで入出力ハイウエイとPCMデータの送受
信をおこなつている。また、PCM圧伸則はμ法
則に従つている。 第３図に基づいて会議通話回路の動作を説明す
る。外部クロツクφとフレームパルス（FP）と
によりカウンタ（CNT）が動作し、デコーダ
（DEC2）によりT0〜T7およびS0〜S3のタイミン
グが作られる。以上のタイミング関係を第４図に
示す。ポート毎のコーデツクから送られてくる入
力ハイウエイ（RHWY）上のデータはクロツク
φで動作するシリアル・パラレル変換器（HSP0
〜HSP7）にて変換され、T0のタイミングでハイ
ウエイレジスタ（HWR0〜HWR7）に転送され
る。 入力メモリ（INM0〜INM7）にはT7のタイミ
ングでカウンタ（CNT）からマルチプレクサ
（MPX1）を経てアドレスが与えられ、ハイウエ
イレジスタ（HWR0〜HWR7）のデータが第８
図(1)に示されるフオーマツトで入力メモリ
（INM0〜INM7）に書き込まれる。カウンタ
（CNT）は第４図のタイムチヤートに示す如く動
作するので、入力メモリ（INM0〜INM7）には
１フレーム周期125μs内に32チヤネル分のデータ
が順番に格納される。入力メモリ（INM0〜
INM7）のデータの中で会議参加のポートのデー
タは後述する会議演算処理を施され、会議参加の
ポートに対応する出力メモリ（OTM0〜OTM7）
に格納される。出力メモリ（OTM0〜OTM7）に
はT7のタイミングでカウンタ（CNT）からマル
チプレクサ（MPX1）を経た値に加算器（FA0）
で「２」を加えた値をアドレスとして与えられ、
対応する出力メモリ（OTM0〜OTM7）のデータ
がパラレル・シリアル変換器（HPS0〜HPS7）
に転送される。一方、出力メモリ（OTM0〜
OTM7）を読み出すと、同じタイミングT7でマ
ルチプレクサ（MPX3）を経て、出力メリ
（OTM0〜OTM7）に与えられた同一アドレスが
制御メモリ（CTM）にも与えられ、対応する制
御メモリ（CTM）のデータはビツト単位でハイ
ウエイゲートフリツプフロツプ（HWG0〜
HWG7）に転送される。制御メモリ（CTM）に
は第８図(2)に示す通り、（ハイウエイ数）×（チヤ
ネル数）のビツトが用意されており、後述する方
法により各々のビツトが独立に外部のプロセツサ
によりセツトされている。従つて、制御メモリ
（CTM）の内容によりハイウエイゲートフリツプ
フロツプ（HWG0〜HWG7）はセツトないしリ
セツトされ、セツトされているときのみパラレ
ル・シリアル変換器（HPS0〜HPS7）の出力は
バスドライバ（BD）を通し出力ハイウエイ
（THWY）に送出される。リセツトされている
ときには、前記バスドライバ（BD）の出力はハ
イインピーダンス状態となつており、後述のハイ
ウエイスイツチ回路の出力とワイアードオアがと
れる状態となる。前述の説明を省略した会議演算
処理は、第５図に示す様に32チヤネル分の伝送時
間125μsを８等分した４チヤネル分の時間
15.625μsを１つのトランクの処理時間に割当て実
行される。１つのトランクに関する演算過程の詳
細は第９図のタイミングチヤートに示すが概略は
以下の通りである。 第３図のトランクメモリ（TKM）は第８図(3)
に示すように４ワード（15ビツト／ワード）が１
トランクに割当られており、それぞれのワードに
は４者の会議参加者のポート情報（ポート番号＋
ID）が後述する方法で収容されている。ここで、
IDは第８図(3)に示すようにポートロス−０，ポ
ートロス−１及び接続フラグを含む個別情報であ
る。このトランクメモリ（TKM）にはカウンタ
（CNT）の出力がT0〜T2，H4〜T6のタイミング
でマルチプレクサ（MPX0）を経てアドレスとし
て与えられているが、T0〜T2，T4〜T6ごとにア
ドレスが変わり１ワードずつ順にS0，S1のタイミ
ングで同一トランクの４ワードが連続して読み出
され、S2，S3のタイミングで再び同一トランクの
４ワードが連続して読み出される。以後、次のト
ランクについて同様のことが繰り返され、結局
125μsの間に８つのトランクについて上記の動作
が行われる。 今、S0のT0〜T2のタイミングでトランクメモ
リ（TKM）のあるトランクの最初のワード(A)が
読み出されると、この中のポート番号（TKMの
D0-4およびD5-7に出力）に対応する入力メモリ
（INM0〜INM7）からスピーチデータ(a)が読み出
され、マルチプレクサ（MPX4）のA0-6に入力さ
れる。一方、前記ワード(A)の個別情報（ID）の
中のポート・ロス−１（PL1）（TKMのD8-10に出
力）はマルチプレクサ（MPX4）のA7-9に入力さ
れているので結局、前記のスピーチデータ(a)は読
み出し専用メモリ（ROM）内のμ法則対直線コ
ード変換テーブル（MLT）の前記ポート・ロス
−１で指定されるテーブルを通し、PCM符号(a)
からある一定の減衰（あるいは増幅）を伴つた線
形符号（a′）へ変換され、読み出し専用メモリ
（ROM）より出力される。この読み出し専用メ
モリ（ROM）の出力はT2のタイミングでスピー
チ・レジスタ・フアイル（SPR）の領域（ASP）
にセツトされ、引き続き領域ASPの出力は加算
器（FA1）を通し加算レジスタ（ADD）の出力
と加算され、この加算結果はT3のタイミングで
加算レジスタ（ADD）に蓄えられる。 同様にS0のT4〜T7，S1のT0〜T3，S1のT4〜
T7のタイミングで前述のトランクの２番目，３
番目，４番目のワードに関する処理が行われる
が、それぞれのワードをＢ，Ｃ，ＤとしＢ，Ｃ，
Ｄの中のポート番号に対応するスピーチデータを
それぞれｂ，ｃ，ｄとし、ｂ，ｃ，ｄが読み出し
専用メモリ（ROM）により変換された値をb′，
c′，d′とすると、S1のT3のタイミングが終了した
時点では結局、スピーチ・レジスタ・フアイル
（SPR）のBSP，CSP，DSPにはそれぞれb′，c′，
d′の値がセツトされ、加算レジスタ（ADD）に
はS0のT1のタイミングで“０”クリアされてい
るのでa′＋b′＋c′＋d′の値が蓄積される。 この後、S2のT0のタイミングで加算器（FA1）
を通し加算レジスタ（ADD）よりスピーチ・レ
ジスタフアイル（SPR）のASPの内容（a′）が
引算され、加算器（FA1）の出力（SPX）はb′＋
c′＋d′となり、マルチプレクサ（MPX4）のB0-12
に入力される。 一方、S2のT0〜T2のタイミングでトランクメ
モリ（TKM）より前記Ａが再び読み出され、Ａ
の個別情報（ID）の中のポート・ロス−０
（PLO）（TKMのD11-13に出力）はマルチプレク
サ（MPX4）のB13-15に入力されているので結局
前記のスピーチデータb′＋c′＋d′は読み出し専用
メモリ（ROM）内の直線対μ法則コード変換テ
ーブル（LMT）の前記ポート・ロス−０（PLO）
で指定されるテーブルを通し、線形符号（b′＋
c′＋d′）からある一定の減衰（あるいは増幅）を
伴つたPCM符号（b′＋ｃ＋d′）′へ変換され、読
み出し専用メモリ（ROM）より出力される。こ
の読み出し専用メモリ（ROM）の出力はS2のT2
のタイミングでネガテイブ・バス・ドライバ
（NBD）を介して前記Ａの中のポート番号で指定
される出力メモリ（OTM0〜OTM7）に格納され
る。 同様にS2のT4〜T6，S3のT0〜T2，S3のT4〜
T6のタイミングで前記のＢ，Ｃ，Ｄの中のポー
ト番号に対応する処理が行われ、それぞれのタイ
ミングの終わりに、それぞれのポート番号に対応
する出力メモリ（OTM0〜OTM7）に（c′＋d′＋
a′）′，（d′＋a′＋b′）′，（a′＋b′＋c′）′
が格納さ
れ、１つのトランクに関する処理を終える。 以上、１つのトランクにつき15.625μsの処理時
間を要するので、残り７つのトランクについて同
様に操作を行い、125μs経過すると８つのトラン
クの演算処理は総て終了する。 以上の説明で明らかなように、第３図のトラン
クメモリ（TKM）に会議参加者のポートごとに
入力レルを決めるμ法則対直線コード変換テーブ
ル（MLT）および出力レベルを決める直線対μ
法則コード変換テーブル（LMT）の種別を会議
トランクを使用するごとにセツトすれば、会議ト
ランクの参加者の種別により会議通話の音量を適
宜変更できる。 例えば、第８図の(4)に示す読み出し専用メモリ
（POM）のメモリマツプにおいてx0，x1，x2，
x3，x4，x5，x6，x7をそれぞれ０，１，２，３，
４，５，６，7dBの減衰を与えるものとし、y0，
y1，y2，y3，y4，y5，y6，y7をそれぞれ01−１，−
２，−３，−４，−５，−６，−7dBの減衰（即ち０，
＋１，＋２，＋３，＋４，＋５，＋６，＋7dBの増幅）
を与えるものとするとき、線路損失−4dBの局線
Ａと線路損失0dBの内線Ｂ，Ｃの３者通話の場合
はＡにはx0，y4，ＢおよびＣにはx4，y0のテーブ
ル種別を与える局線Ａへは、内線ＢおよびＣの音
声が減衰なしの0dBで送出（局線の遠端では−
4dBで受信）され、内線Ｂへの局線の音声が−
4dB，内線Ｃの音声が−4dBで送出され、内線Ｃ
へは局線Ａの音声が−4dB，内線Ｂの音声が4dB
で送出されることになる。従つて、内線Ｂあるい
はＣは局線Ａと２者通話しているときと同じレベ
ルの音量を３者通話時に得られ、且つ局線と内線
のレベル差がないので聞き取りやすい。一方、局
線Ａも内線と２者通話しているときと同じレベル
の音量を３者通話時に得られ、２者通話から３者
通話に移行しても違和感がない。 上記では内線ＢあるいはＣが局線Ａと内線Ｃあ
るいはＢの音量に差が無い様にセツトしたが、数
dBの差を持たせる様にセツトすることもできる
し、線路損失の大きい局線に対して増幅すること
もできるのは明らかであり、目的により種々組み
合わせを変えることができる。又、２者，３者，
４者通話時のレベルをそれぞれことなる様にする
ことも可能である。 前述したトランクメモリ（TKM）および制御
メモリ（CTM）のメモリマツプは第８図(3)，(2)
にそれぞれ示す通りであるが、これらには外部の
プロセツサにより第１０図に示す出力命令を用い
て、必要なデータがセツトされる。詳細は第１１
図のタイミングチヤートに示すが（第１１図で矢
印は転送先を示す）、概略は以下の通りである。
出力命令OUT30でトランク番号レジスタ
（TNO）に会議回路の番号（IC番号）と会議回
路内のトランク番号とトランク内の位置番号をセ
ツトし、出力命令OUT31でポート番号レジスタ
（PNO）に会議に参加するポート番号をセツトし
た後、OUT３２にて接続情報レジスタ（CON）
に接続フラグを“１”にセツトすると、トランク
番号レジスタ（TNO）にセツトされているIC番
号と外部から与えられるIC番号とをコンパレー
タ（COMP）で比較し一致しているときは、T3
又はT6のタイミングでトランク番号レジスタ
（TNO）の出力はマルチプレクサ（MPX0）を経
てトランクメモリ（TKM）のアドレスとなり、
ポート番号レジスタ（PNO）および接続情報レ
ジスタ（CON）の内容がバスドライバ（BD）を
通し、トランクメモリ（TKM）内の指定のトラ
ンク番号の指定位置に第８図(3)のメモリマツプに
示すフオーマツトで格納される。 一方、ポート番号レジスタ（PNO）の出力の
中のチヤネル番号はマルチプレクサ（MPX3）を
経て制御メモリ（CTM）のアドレスとなり制御
メモリ（CTM）の指定されたチヤネルに対応す
るデータが制御メモリレジスタ（CTR）にT1の
タイミングでセツトされ、その出力はビツト変更
回路（CHG）によりポート番号レジスタ
（PNO）の出力の中のハイウエイ番号により指定
される１ビツトのみを“１”に変更され、バスド
ライバ（BD）を通りT2又はT6のタイミングで再
び制御メモリ（CTM）内の前記チヤネル位置に
格納される。 以上、１つのポートがトランクメモリ
（TKM）および制御メモリ（CTM）にセツトさ
れる場合を述べたが、リモツトされる場合は出力
命令OUT３２の接続フラグを“０”にする点が
異なるのみである。 複数のポートをセツトないしリセツトする場合
は、上述の出力命令OUT３０，OUT３１，
OUT３１，OUT３２を繰り返し実行すればよ
い。 以上会議通話回路の実施例を説明したが、この
実施例においては、この回路を最大８個迄並列に
接続することが可能であり、最大64トランクの会
議トランクを得ることができる。 また、トランク番号レジスタ（TNO）のビツ
ト長および出力命令OUT３０のビツト長を２ビ
ツト増せば、最大256トランク迄得られるのは明
らかである。
施例であり、表１に記号の各称をしめす。 この第３図の会議通話回路４は、８ハイウエイ
（32チヤネル／ハイウエイ）を制御するハイウエ
イスイツチ回路と共に用い、８会議トランク（４
会議者／トランク）を有している。 ハイウエイは入力ハイウエイと出力ハイウエイ
にわかれており、図示はされていないが、電話機
あるいは局線等に対応するコーデツクは固定タイ
ムスロツト方式でポート番号（ハイウエイ番号＋
チヤネル番号）が割当てられており、それぞれの
コーデツクはポート番号で定まるチヤネルのタイ
ミングで入出力ハイウエイとPCMデータの送受
信をおこなつている。また、PCM圧伸則はμ法
則に従つている。 第３図に基づいて会議通話回路の動作を説明す
る。外部クロツクφとフレームパルス（FP）と
によりカウンタ（CNT）が動作し、デコーダ
（DEC2）によりT0〜T7およびS0〜S3のタイミン
グが作られる。以上のタイミング関係を第４図に
示す。ポート毎のコーデツクから送られてくる入
力ハイウエイ（RHWY）上のデータはクロツク
φで動作するシリアル・パラレル変換器（HSP0
〜HSP7）にて変換され、T0のタイミングでハイ
ウエイレジスタ（HWR0〜HWR7）に転送され
る。 入力メモリ（INM0〜INM7）にはT7のタイミ
ングでカウンタ（CNT）からマルチプレクサ
（MPX1）を経てアドレスが与えられ、ハイウエ
イレジスタ（HWR0〜HWR7）のデータが第８
図(1)に示されるフオーマツトで入力メモリ
（INM0〜INM7）に書き込まれる。カウンタ
（CNT）は第４図のタイムチヤートに示す如く動
作するので、入力メモリ（INM0〜INM7）には
１フレーム周期125μs内に32チヤネル分のデータ
が順番に格納される。入力メモリ（INM0〜
INM7）のデータの中で会議参加のポートのデー
タは後述する会議演算処理を施され、会議参加の
ポートに対応する出力メモリ（OTM0〜OTM7）
に格納される。出力メモリ（OTM0〜OTM7）に
はT7のタイミングでカウンタ（CNT）からマル
チプレクサ（MPX1）を経た値に加算器（FA0）
で「２」を加えた値をアドレスとして与えられ、
対応する出力メモリ（OTM0〜OTM7）のデータ
がパラレル・シリアル変換器（HPS0〜HPS7）
に転送される。一方、出力メモリ（OTM0〜
OTM7）を読み出すと、同じタイミングT7でマ
ルチプレクサ（MPX3）を経て、出力メリ
（OTM0〜OTM7）に与えられた同一アドレスが
制御メモリ（CTM）にも与えられ、対応する制
御メモリ（CTM）のデータはビツト単位でハイ
ウエイゲートフリツプフロツプ（HWG0〜
HWG7）に転送される。制御メモリ（CTM）に
は第８図(2)に示す通り、（ハイウエイ数）×（チヤ
ネル数）のビツトが用意されており、後述する方
法により各々のビツトが独立に外部のプロセツサ
によりセツトされている。従つて、制御メモリ
（CTM）の内容によりハイウエイゲートフリツプ
フロツプ（HWG0〜HWG7）はセツトないしリ
セツトされ、セツトされているときのみパラレ
ル・シリアル変換器（HPS0〜HPS7）の出力は
バスドライバ（BD）を通し出力ハイウエイ
（THWY）に送出される。リセツトされている
ときには、前記バスドライバ（BD）の出力はハ
イインピーダンス状態となつており、後述のハイ
ウエイスイツチ回路の出力とワイアードオアがと
れる状態となる。前述の説明を省略した会議演算
処理は、第５図に示す様に32チヤネル分の伝送時
間125μsを８等分した４チヤネル分の時間
15.625μsを１つのトランクの処理時間に割当て実
行される。１つのトランクに関する演算過程の詳
細は第９図のタイミングチヤートに示すが概略は
以下の通りである。 第３図のトランクメモリ（TKM）は第８図(3)
に示すように４ワード（15ビツト／ワード）が１
トランクに割当られており、それぞれのワードに
は４者の会議参加者のポート情報（ポート番号＋
ID）が後述する方法で収容されている。ここで、
IDは第８図(3)に示すようにポートロス−０，ポ
ートロス−１及び接続フラグを含む個別情報であ
る。このトランクメモリ（TKM）にはカウンタ
（CNT）の出力がT0〜T2，H4〜T6のタイミング
でマルチプレクサ（MPX0）を経てアドレスとし
て与えられているが、T0〜T2，T4〜T6ごとにア
ドレスが変わり１ワードずつ順にS0，S1のタイミ
ングで同一トランクの４ワードが連続して読み出
され、S2，S3のタイミングで再び同一トランクの
４ワードが連続して読み出される。以後、次のト
ランクについて同様のことが繰り返され、結局
125μsの間に８つのトランクについて上記の動作
が行われる。 今、S0のT0〜T2のタイミングでトランクメモ
リ（TKM）のあるトランクの最初のワード(A)が
読み出されると、この中のポート番号（TKMの
D0-4およびD5-7に出力）に対応する入力メモリ
（INM0〜INM7）からスピーチデータ(a)が読み出
され、マルチプレクサ（MPX4）のA0-6に入力さ
れる。一方、前記ワード(A)の個別情報（ID）の
中のポート・ロス−１（PL1）（TKMのD8-10に出
力）はマルチプレクサ（MPX4）のA7-9に入力さ
れているので結局、前記のスピーチデータ(a)は読
み出し専用メモリ（ROM）内のμ法則対直線コ
ード変換テーブル（MLT）の前記ポート・ロス
−１で指定されるテーブルを通し、PCM符号(a)
からある一定の減衰（あるいは増幅）を伴つた線
形符号（a′）へ変換され、読み出し専用メモリ
（ROM）より出力される。この読み出し専用メ
モリ（ROM）の出力はT2のタイミングでスピー
チ・レジスタ・フアイル（SPR）の領域（ASP）
にセツトされ、引き続き領域ASPの出力は加算
器（FA1）を通し加算レジスタ（ADD）の出力
と加算され、この加算結果はT3のタイミングで
加算レジスタ（ADD）に蓄えられる。 同様にS0のT4〜T7，S1のT0〜T3，S1のT4〜
T7のタイミングで前述のトランクの２番目，３
番目，４番目のワードに関する処理が行われる
が、それぞれのワードをＢ，Ｃ，ＤとしＢ，Ｃ，
Ｄの中のポート番号に対応するスピーチデータを
それぞれｂ，ｃ，ｄとし、ｂ，ｃ，ｄが読み出し
専用メモリ（ROM）により変換された値をb′，
c′，d′とすると、S1のT3のタイミングが終了した
時点では結局、スピーチ・レジスタ・フアイル
（SPR）のBSP，CSP，DSPにはそれぞれb′，c′，
d′の値がセツトされ、加算レジスタ（ADD）に
はS0のT1のタイミングで“０”クリアされてい
るのでa′＋b′＋c′＋d′の値が蓄積される。 この後、S2のT0のタイミングで加算器（FA1）
を通し加算レジスタ（ADD）よりスピーチ・レ
ジスタフアイル（SPR）のASPの内容（a′）が
引算され、加算器（FA1）の出力（SPX）はb′＋
c′＋d′となり、マルチプレクサ（MPX4）のB0-12
に入力される。 一方、S2のT0〜T2のタイミングでトランクメ
モリ（TKM）より前記Ａが再び読み出され、Ａ
の個別情報（ID）の中のポート・ロス−０
（PLO）（TKMのD11-13に出力）はマルチプレク
サ（MPX4）のB13-15に入力されているので結局
前記のスピーチデータb′＋c′＋d′は読み出し専用
メモリ（ROM）内の直線対μ法則コード変換テ
ーブル（LMT）の前記ポート・ロス−０（PLO）
で指定されるテーブルを通し、線形符号（b′＋
c′＋d′）からある一定の減衰（あるいは増幅）を
伴つたPCM符号（b′＋ｃ＋d′）′へ変換され、読
み出し専用メモリ（ROM）より出力される。こ
の読み出し専用メモリ（ROM）の出力はS2のT2
のタイミングでネガテイブ・バス・ドライバ
（NBD）を介して前記Ａの中のポート番号で指定
される出力メモリ（OTM0〜OTM7）に格納され
る。 同様にS2のT4〜T6，S3のT0〜T2，S3のT4〜
T6のタイミングで前記のＢ，Ｃ，Ｄの中のポー
ト番号に対応する処理が行われ、それぞれのタイ
ミングの終わりに、それぞれのポート番号に対応
する出力メモリ（OTM0〜OTM7）に（c′＋d′＋
a′）′，（d′＋a′＋b′）′，（a′＋b′＋c′）′
が格納さ
れ、１つのトランクに関する処理を終える。 以上、１つのトランクにつき15.625μsの処理時
間を要するので、残り７つのトランクについて同
様に操作を行い、125μs経過すると８つのトラン
クの演算処理は総て終了する。 以上の説明で明らかなように、第３図のトラン
クメモリ（TKM）に会議参加者のポートごとに
入力レルを決めるμ法則対直線コード変換テーブ
ル（MLT）および出力レベルを決める直線対μ
法則コード変換テーブル（LMT）の種別を会議
トランクを使用するごとにセツトすれば、会議ト
ランクの参加者の種別により会議通話の音量を適
宜変更できる。 例えば、第８図の(4)に示す読み出し専用メモリ
（POM）のメモリマツプにおいてx0，x1，x2，
x3，x4，x5，x6，x7をそれぞれ０，１，２，３，
４，５，６，7dBの減衰を与えるものとし、y0，
y1，y2，y3，y4，y5，y6，y7をそれぞれ01−１，−
２，−３，−４，−５，−６，−7dBの減衰（即ち０，
＋１，＋２，＋３，＋４，＋５，＋６，＋7dBの増幅）
を与えるものとするとき、線路損失−4dBの局線
Ａと線路損失0dBの内線Ｂ，Ｃの３者通話の場合
はＡにはx0，y4，ＢおよびＣにはx4，y0のテーブ
ル種別を与える局線Ａへは、内線ＢおよびＣの音
声が減衰なしの0dBで送出（局線の遠端では−
4dBで受信）され、内線Ｂへの局線の音声が−
4dB，内線Ｃの音声が−4dBで送出され、内線Ｃ
へは局線Ａの音声が−4dB，内線Ｂの音声が4dB
で送出されることになる。従つて、内線Ｂあるい
はＣは局線Ａと２者通話しているときと同じレベ
ルの音量を３者通話時に得られ、且つ局線と内線
のレベル差がないので聞き取りやすい。一方、局
線Ａも内線と２者通話しているときと同じレベル
の音量を３者通話時に得られ、２者通話から３者
通話に移行しても違和感がない。 上記では内線ＢあるいはＣが局線Ａと内線Ｃあ
るいはＢの音量に差が無い様にセツトしたが、数
dBの差を持たせる様にセツトすることもできる
し、線路損失の大きい局線に対して増幅すること
もできるのは明らかであり、目的により種々組み
合わせを変えることができる。又、２者，３者，
４者通話時のレベルをそれぞれことなる様にする
ことも可能である。 前述したトランクメモリ（TKM）および制御
メモリ（CTM）のメモリマツプは第８図(3)，(2)
にそれぞれ示す通りであるが、これらには外部の
プロセツサにより第１０図に示す出力命令を用い
て、必要なデータがセツトされる。詳細は第１１
図のタイミングチヤートに示すが（第１１図で矢
印は転送先を示す）、概略は以下の通りである。
出力命令OUT30でトランク番号レジスタ
（TNO）に会議回路の番号（IC番号）と会議回
路内のトランク番号とトランク内の位置番号をセ
ツトし、出力命令OUT31でポート番号レジスタ
（PNO）に会議に参加するポート番号をセツトし
た後、OUT３２にて接続情報レジスタ（CON）
に接続フラグを“１”にセツトすると、トランク
番号レジスタ（TNO）にセツトされているIC番
号と外部から与えられるIC番号とをコンパレー
タ（COMP）で比較し一致しているときは、T3
又はT6のタイミングでトランク番号レジスタ
（TNO）の出力はマルチプレクサ（MPX0）を経
てトランクメモリ（TKM）のアドレスとなり、
ポート番号レジスタ（PNO）および接続情報レ
ジスタ（CON）の内容がバスドライバ（BD）を
通し、トランクメモリ（TKM）内の指定のトラ
ンク番号の指定位置に第８図(3)のメモリマツプに
示すフオーマツトで格納される。 一方、ポート番号レジスタ（PNO）の出力の
中のチヤネル番号はマルチプレクサ（MPX3）を
経て制御メモリ（CTM）のアドレスとなり制御
メモリ（CTM）の指定されたチヤネルに対応す
るデータが制御メモリレジスタ（CTR）にT1の
タイミングでセツトされ、その出力はビツト変更
回路（CHG）によりポート番号レジスタ
（PNO）の出力の中のハイウエイ番号により指定
される１ビツトのみを“１”に変更され、バスド
ライバ（BD）を通りT2又はT6のタイミングで再
び制御メモリ（CTM）内の前記チヤネル位置に
格納される。 以上、１つのポートがトランクメモリ
（TKM）および制御メモリ（CTM）にセツトさ
れる場合を述べたが、リモツトされる場合は出力
命令OUT３２の接続フラグを“０”にする点が
異なるのみである。 複数のポートをセツトないしリセツトする場合
は、上述の出力命令OUT３０，OUT３１，
OUT３１，OUT３２を繰り返し実行すればよ
い。 以上会議通話回路の実施例を説明したが、この
実施例においては、この回路を最大８個迄並列に
接続することが可能であり、最大64トランクの会
議トランクを得ることができる。 また、トランク番号レジスタ（TNO）のビツ
ト長および出力命令OUT３０のビツト長を２ビ
ツト増せば、最大256トランク迄得られるのは明
らかである。
【表】
第６図は本発明において会議通話回路４ととも
に用いるハイウエイスイツチ回路２の例である。
各部の記号の名称は表２の通りである。第６図の
ハイウエイスイツチ回路は、８ハイウエイ（32チ
ヤネル／ハイウエイ）を制御し、ハイウエイは入
力ハイウエイ１と出力ハイウエイ３に分かれてお
り、図示はされていないが、電話機あるいは局線
等に対応するコーデツクは固定タイムスロツト方
式でポート番号（ハイウエイ番号＋チヤネル番
号）が割当られており、それぞれのコーデツクは
ポート番号で定まるチヤネルのタイミングで入出
力ハイウエイとPCMデータの送受信を行つてい
る。 第６図に基づいてハイウエイスイツチ回路２の
動作を説明する。外部クロツクφ0によりカウン
タ（CNT）が動作しデコーダ（DEC）によりT0
〜T7，S0，S1，u0〜u7，FPのタイミング信号が
第７図に示すごとく作られる。T0〜T7はハイウ
エイ番号の識別用であり、S0は入力ハイウエイ
（RHWY）からスピーチデータタメモリ（SPM）
へのデータ入力タイミング用、S1はスピーチデー
タメモリ（SPM）から出力ハイウエイ
（THWY）へのデータ出力タイミング用に用い
られる。ポート毎のコーデツクから送られてくる
入力ハイウエイ（RHWY）上のデータはクロツ
クφ1で動作するシリアルパラレル変換器（SP0〜
SP7）にて変換されu7のタイミングの終わり（u0
のタイミングの始め）で入力レジスタ（INR0〜
INR7）に転送される。スピーデータメモリ
（SPM）にはS0のタイミングでカウンタ（CNT）
からマルチプレクサ（MPX1）を経てアドレスが
与えられる。このアドレスはφ0のクロツク毎に
更新されるので、T0〜T7で選択されたバスドラ
イバ（BD0〜BD7）を通し、前記の入力レジスタ
（INR0〜INP7）のデータが順にスピーチデータ
メモリ（SPM）に第１２図(1)に示すごとく格納
される。ここでCHn，HWoはｎ番目のハイウエ
イのｍ番目のチヤネルに対応するポートから入力
されるスピーチデータであり、それぞれ＋，−の
サイン（Ｓ），コード（Chord）とステツプ
（Step）からなる。一方、S1のタイミングでカウ
ンタ（CNT）からマルチプレクサ（MPX0）を
経て接続メモリ（CONM）にアドレスが与えら
れる。このアドレスにて読み出された第１２図(2)
のメモリマツプに示す接続メモリ（CONM）の
内容（すなわちCHn，HWoはｎ番目のハイウエ
イのｍ番目のチヤネルに対応するポートにスピー
チデータを送出する接続先のポート番号および出
力制御フラグ）の中で接続先のポート番号は、マ
ルチプレクサ（MPX1）を経てスピーチデータメ
モリ（SPM）にアドレスとして与えられる。こ
のアドレスで読み出されたスピーチデータメモリ
（SPM）内のスピーチデータは、φ0のクロツク毎
にT0〜T7で選択された出力レジスタ（OUTR0〜
OUTR7）に順に格納される。この出力レジスタ
（OUTR0〜OUTR7）の内容はu7のタイミングの
終わり（u0のタイミングの始め）でパラレルシリ
アル変換器（PS0〜PS7）に格納される。また、
接続メモリ（CONM）の内容の中で出力制御フ
ラグは直接T0〜T7のタイミンで出力レジスタ
（OUTR0〜OUTR7）に格納され、出力レジスタ
（OUTR0〜OUTR7）に格納された出力制御フラ
グはu0のタイミングでフリツプ・フロツプ（FF0
〜FF7）に格納される。パラレルシリアル変換器
（PS0〜PS7）はφ1のクロツクで動作し、その出力
はフリツプ・フロツプ（FF0〜FF7）がセツトさ
れているときはゲート（G0〜G7）を通り出力ハ
イウエイ（THWY）に出力されるが、フリツ
プ・フロツプ（FF0〜FF7）がリセツトされてい
るときはゲート（G0〜G7）の出力はハイインピ
ーダンス状態となり、前述の会議通話回路４の出
力がワイアードオアできる状態となる。 なお、デコーダ（DEC）から出力されるフレ
ームパルス（FP）は前述の会議通話回路４に入
力され、会議通話回路４とハイウエイスイツチ回
路２のチヤネルの位相合わせに用いられる。ま
た、接続メモリ（CONM）への情報の書き込み
はS0のタイミングで外部インタフエース回路を通
して外部のプロセツサにて出力命令を用いておこ
なわれるが、前述の会議通話回路４で述べた方法
と同様なので説明は省く。 以上の説明で明らかな様に、あるポートに関し
て第３図の会議通話回路のトランクメモリ
（TKM）の接続フラグと第６図のハイウエイス
イツチ回路２の接続メモリ（CONM）の出力制
御プラグを排他的にセツトすれば、２者通話或い
は会議通話がポートに割当られたチヤネルのみを
使用して実現でき、会議通話用に特別のチヤネル
を必要としない。 以上で本発明の基本的回路動作を説明したが、
更に本発明の前記回路を１ブロツクとし、それら
を並列に接続しその規模を拡張することができ
る。この利点は、前記回路をLSI化した場合な
ど、実用上有効なものである。 以上は一実施例であり、本発明はこの範囲に限
定するものではない。例えば１トランク内の会議
通話者数を３人あるいは５人と定めてもよい。又
トランク数も定めてもよい。又、適用するハイウ
エイ数も８本に限る必要はない。また、実施例で
は入力ハイウエイと出力ハイウエイは物理的に分
離されているが、時間的に分離し、物理的には、
入力出力兼用のハイウエイにも適用できるのは明
らかである。又、PCMコードとしてはμ法則コ
ードの代わりにＡ法則コードを適用するのも容易
である。 要するに本発明はその要旨を逸脱しない範囲で
種々変形して実施することができ、各種通話装置
に広く適用することができる。 （発明の効果） 以上説明したように、本発明によれば極めて簡
単な制御で会議演算処理を行うことができる。し
かも、外部条件に影響されず一つのまとまつたモ
ジユールとして構成できるため、LSI化がし易
く、従つて小形で安価な装置の製作に極めて有効
なものである。
に用いるハイウエイスイツチ回路２の例である。
各部の記号の名称は表２の通りである。第６図の
ハイウエイスイツチ回路は、８ハイウエイ（32チ
ヤネル／ハイウエイ）を制御し、ハイウエイは入
力ハイウエイ１と出力ハイウエイ３に分かれてお
り、図示はされていないが、電話機あるいは局線
等に対応するコーデツクは固定タイムスロツト方
式でポート番号（ハイウエイ番号＋チヤネル番
号）が割当られており、それぞれのコーデツクは
ポート番号で定まるチヤネルのタイミングで入出
力ハイウエイとPCMデータの送受信を行つてい
る。 第６図に基づいてハイウエイスイツチ回路２の
動作を説明する。外部クロツクφ0によりカウン
タ（CNT）が動作しデコーダ（DEC）によりT0
〜T7，S0，S1，u0〜u7，FPのタイミング信号が
第７図に示すごとく作られる。T0〜T7はハイウ
エイ番号の識別用であり、S0は入力ハイウエイ
（RHWY）からスピーチデータタメモリ（SPM）
へのデータ入力タイミング用、S1はスピーチデー
タメモリ（SPM）から出力ハイウエイ
（THWY）へのデータ出力タイミング用に用い
られる。ポート毎のコーデツクから送られてくる
入力ハイウエイ（RHWY）上のデータはクロツ
クφ1で動作するシリアルパラレル変換器（SP0〜
SP7）にて変換されu7のタイミングの終わり（u0
のタイミングの始め）で入力レジスタ（INR0〜
INR7）に転送される。スピーデータメモリ
（SPM）にはS0のタイミングでカウンタ（CNT）
からマルチプレクサ（MPX1）を経てアドレスが
与えられる。このアドレスはφ0のクロツク毎に
更新されるので、T0〜T7で選択されたバスドラ
イバ（BD0〜BD7）を通し、前記の入力レジスタ
（INR0〜INP7）のデータが順にスピーチデータ
メモリ（SPM）に第１２図(1)に示すごとく格納
される。ここでCHn，HWoはｎ番目のハイウエ
イのｍ番目のチヤネルに対応するポートから入力
されるスピーチデータであり、それぞれ＋，−の
サイン（Ｓ），コード（Chord）とステツプ
（Step）からなる。一方、S1のタイミングでカウ
ンタ（CNT）からマルチプレクサ（MPX0）を
経て接続メモリ（CONM）にアドレスが与えら
れる。このアドレスにて読み出された第１２図(2)
のメモリマツプに示す接続メモリ（CONM）の
内容（すなわちCHn，HWoはｎ番目のハイウエ
イのｍ番目のチヤネルに対応するポートにスピー
チデータを送出する接続先のポート番号および出
力制御フラグ）の中で接続先のポート番号は、マ
ルチプレクサ（MPX1）を経てスピーチデータメ
モリ（SPM）にアドレスとして与えられる。こ
のアドレスで読み出されたスピーチデータメモリ
（SPM）内のスピーチデータは、φ0のクロツク毎
にT0〜T7で選択された出力レジスタ（OUTR0〜
OUTR7）に順に格納される。この出力レジスタ
（OUTR0〜OUTR7）の内容はu7のタイミングの
終わり（u0のタイミングの始め）でパラレルシリ
アル変換器（PS0〜PS7）に格納される。また、
接続メモリ（CONM）の内容の中で出力制御フ
ラグは直接T0〜T7のタイミンで出力レジスタ
（OUTR0〜OUTR7）に格納され、出力レジスタ
（OUTR0〜OUTR7）に格納された出力制御フラ
グはu0のタイミングでフリツプ・フロツプ（FF0
〜FF7）に格納される。パラレルシリアル変換器
（PS0〜PS7）はφ1のクロツクで動作し、その出力
はフリツプ・フロツプ（FF0〜FF7）がセツトさ
れているときはゲート（G0〜G7）を通り出力ハ
イウエイ（THWY）に出力されるが、フリツ
プ・フロツプ（FF0〜FF7）がリセツトされてい
るときはゲート（G0〜G7）の出力はハイインピ
ーダンス状態となり、前述の会議通話回路４の出
力がワイアードオアできる状態となる。 なお、デコーダ（DEC）から出力されるフレ
ームパルス（FP）は前述の会議通話回路４に入
力され、会議通話回路４とハイウエイスイツチ回
路２のチヤネルの位相合わせに用いられる。ま
た、接続メモリ（CONM）への情報の書き込み
はS0のタイミングで外部インタフエース回路を通
して外部のプロセツサにて出力命令を用いておこ
なわれるが、前述の会議通話回路４で述べた方法
と同様なので説明は省く。 以上の説明で明らかな様に、あるポートに関し
て第３図の会議通話回路のトランクメモリ
（TKM）の接続フラグと第６図のハイウエイス
イツチ回路２の接続メモリ（CONM）の出力制
御プラグを排他的にセツトすれば、２者通話或い
は会議通話がポートに割当られたチヤネルのみを
使用して実現でき、会議通話用に特別のチヤネル
を必要としない。 以上で本発明の基本的回路動作を説明したが、
更に本発明の前記回路を１ブロツクとし、それら
を並列に接続しその規模を拡張することができ
る。この利点は、前記回路をLSI化した場合な
ど、実用上有効なものである。 以上は一実施例であり、本発明はこの範囲に限
定するものではない。例えば１トランク内の会議
通話者数を３人あるいは５人と定めてもよい。又
トランク数も定めてもよい。又、適用するハイウ
エイ数も８本に限る必要はない。また、実施例で
は入力ハイウエイと出力ハイウエイは物理的に分
離されているが、時間的に分離し、物理的には、
入力出力兼用のハイウエイにも適用できるのは明
らかである。又、PCMコードとしてはμ法則コ
ードの代わりにＡ法則コードを適用するのも容易
である。 要するに本発明はその要旨を逸脱しない範囲で
種々変形して実施することができ、各種通話装置
に広く適用することができる。 （発明の効果） 以上説明したように、本発明によれば極めて簡
単な制御で会議演算処理を行うことができる。し
かも、外部条件に影響されず一つのまとまつたモ
ジユールとして構成できるため、LSI化がし易
く、従つて小形で安価な装置の製作に極めて有効
なものである。
第１図は従来の会議通話方式の構成例を示すブ
ロツク図、第２図は本発明による会議通話方式の
概略構成を示すブロツク図、第３図は本発明に用
いる会議通話回路の一例を示すブロツク図、第４
図は第３図の回路例の動作を示すタイムチヤー
ト、第５図は第３図の回路例の演算時間割当を示
すタイムチヤート、第６図は本発明に用いるハイ
ウエイスイツチ回路の一例を示すブロツク図、第
７図は第６図の回路例の動作を示すタイムチヤー
ト、第８図は第３図の中のメモリのメモリマツプ
を示す図、第９図と第１１図は第３図の回路動作
を説明する動作チヤート、第１０図は第３図の外
部インタフエースを表す会議トランク命令の一実
施例を示す図、第１２図は第６図の中のメモリの
メモリマツプである。
ロツク図、第２図は本発明による会議通話方式の
概略構成を示すブロツク図、第３図は本発明に用
いる会議通話回路の一例を示すブロツク図、第４
図は第３図の回路例の動作を示すタイムチヤー
ト、第５図は第３図の回路例の演算時間割当を示
すタイムチヤート、第６図は本発明に用いるハイ
ウエイスイツチ回路の一例を示すブロツク図、第
７図は第６図の回路例の動作を示すタイムチヤー
ト、第８図は第３図の中のメモリのメモリマツプ
を示す図、第９図と第１１図は第３図の回路動作
を説明する動作チヤート、第１０図は第３図の外
部インタフエースを表す会議トランク命令の一実
施例を示す図、第１２図は第６図の中のメモリの
メモリマツプである。
Claims (1)
- 【特許請求の範囲】 １ 複数の入力側通話線から入力ハイウエイを介
して時分割に入力される通話信号を会議演算処理
したのち出力ハイウエイを介して時分割に複数の
出力側通話線に出力するに際し、 前記複数の入力通話線を接続した全入力ハイウ
エイの１フレームの全チヤンネルデータを蓄える
入力ハイウエイごとの入力バツフアメモリと、 全出力ハイウエイの１フレームの全チヤンネル
データを出力することができる出力ハイウエイご
との出力バツフアメモリと、 前記入力バツフアメモリからのデータを当該フ
レーム内で前記会議演算処理するための演算器
と、 会議通話に参加する通話者が収容されているハ
イウエイとチヤネルを示す情報を複数会議通話分
格納するトランクメモリと、 前記入力バツフアメモリのデータを前記トラン
クメモリの内容に従つて順に読み出し前記演算器
に当該フレーム内で時分割会議演算処理をさせる
制御をするための第１の制御手段と、 前記演算器からの該時分割会議演算されたデー
タを前記トランクメモリの内容に従つて前記出力
バツフアメモリに入力する第２の制御手段と、 前記出力バツフアメモリのデータを前記会議通
話者が収容されている該当出力ハイウエイの該当
チヤネルに出力するための第３の制御手段を備え
て、 前記入力ハイウエイへの入力時のフレームの前
記チヤネルデータが当該フレーム内で前記会議通
話演算を終了して当該フレームの次のフレームに
前記出力ハイウエイに送出されるように構成され
たことを特徴とする会議通話方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21144484A JPS6190563A (ja) | 1984-10-11 | 1984-10-11 | 会議通話方式 |
| US06/783,912 US4726016A (en) | 1984-10-11 | 1985-10-03 | Conference system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21144484A JPS6190563A (ja) | 1984-10-11 | 1984-10-11 | 会議通話方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6190563A JPS6190563A (ja) | 1986-05-08 |
| JPH0316067B2 true JPH0316067B2 (ja) | 1991-03-04 |
Family
ID=16606052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21144484A Granted JPS6190563A (ja) | 1984-10-11 | 1984-10-11 | 会議通話方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6190563A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5789369A (en) * | 1980-11-25 | 1982-06-03 | Toshiba Corp | Forming system for time division multiplex channel |
-
1984
- 1984-10-11 JP JP21144484A patent/JPS6190563A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5789369A (en) * | 1980-11-25 | 1982-06-03 | Toshiba Corp | Forming system for time division multiplex channel |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6190563A (ja) | 1986-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0237152B2 (ja) | ||
| US4109111A (en) | Method and apparatus for establishing conference calls in a time division multiplex pulse code modulation switching system | |
| US4224688A (en) | Digital conference circuit | |
| US4301531A (en) | Three-party conference circuit for digital time-division-multiplex communication systems | |
| US4153817A (en) | Digital conference circuit | |
| US4054757A (en) | Conference circuit using PCM techniques | |
| US3967070A (en) | Memory operation for 3-way communications | |
| KR100186229B1 (ko) | 타임스위칭 및 회의통화 기능 통합 구현장치 | |
| IE43367L (en) | Time-division switching system | |
| GB2040643A (en) | Digital conference circuits | |
| JPS61158295A (ja) | ２方向アドレスラムを備えるデイジタル交換システム | |
| US4726016A (en) | Conference system | |
| JPH0316067B2 (ja) | ||
| JPH0237151B2 (ja) | ||
| JPS58168374A (ja) | 会議電話回路 | |
| JPH029498B2 (ja) | ||
| JPS5823990B2 (ja) | 会議通話方式 | |
| JPS6126258B2 (ja) | ||
| JPS6342263A (ja) | 音声分岐回路 | |
| USRE31814E (en) | Three-party conference circuit for digital time-division-multiplex communication systems | |
| US4835767A (en) | Additive PCM speaker circuit for a time shared conference arrangement | |
| JPS5853838B2 (ja) | 時分割通話路装置 | |
| JPS6324795A (ja) | 時分割スイツチ | |
| SU1394439A1 (ru) | Устройство дл передачи данных с переключением каналов св зи | |
| CA1114082A (en) | Digital conference circuit |