JPH0237151B2 - - Google Patents
Info
- Publication number
- JPH0237151B2 JPH0237151B2 JP59211445A JP21144584A JPH0237151B2 JP H0237151 B2 JPH0237151 B2 JP H0237151B2 JP 59211445 A JP59211445 A JP 59211445A JP 21144584 A JP21144584 A JP 21144584A JP H0237151 B2 JPH0237151 B2 JP H0237151B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- highway
- channel
- conference
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 claims description 64
- 238000012545 processing Methods 0.000 claims description 11
- 238000004891 communication Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000002401 inhibitory effect Effects 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/42—Systems providing special services or facilities to subscribers
- H04M3/56—Arrangements for connecting several subscribers to a common circuit, i.e. affording conference facilities
- H04M3/561—Arrangements for connecting several subscribers to a common circuit, i.e. affording conference facilities by multiplexing
Description
（発明の技術分野）
本発明は、時分割デイジタル交換機を利用する
会議通話方式に関するものである。 （従来技術とその問題点） 従来、この種のシステムでは会議トランクを複
数個設け、会議トランクごとに専用のチヤネルを
割当ているため、電話機あるいは局線に対応する
チヤネルほかに、会議通話のために（会議トラン
ク数）×（１会議トランクに収容する最大会議話者
数）のチヤネルが余分に必要であつた。特開昭57
−57072号公報に見られる様に、会議用の専用チ
ヤネルを経済的に使用する試みもあるが、会議専
用のチヤネルを必要とすることには変わりがな
い。 また、従来システムにおいて、会議トランクの
接続は第１図に示すように構成され、入力ハイウ
エイ１に乗せられた会議参加の信号はハイウエイ
スイツチ回路２により会議通話回路４に割当られ
たチヤネルのタイミングで出力ハイウエイ３より
会議通話回路４に入力され、会議演算処理が施さ
れた後再び会議通話回路４に割当られたチヤネル
のタイミングで入力ハイウエイ１に戻され、ハイ
ウエイスイツチ回路２と出力ハイウエイ３を通し
て会議参加者に送出される。第１図では分り易い
ように会議参加者が３者の場合を示し、その音声
信号をそれぞれＡ，Ｂ，Ｃとし、かつ、各々は３
つのハイウエイの特定のチヤネルに割当てられて
いる場合を示している。この例で示す様に、従来
システムにおける音声遅延は（ハイウエイスイツ
チ回路２に要する時間）×２＋（会議通話回路に要
する時間）となり、通常の２者通話における音声
遅延の２倍以上となる。 （発明の目的と特徴） 本発明は、これらの欠点を除去し、会議通話専
用のチヤネルを不要にしかつ音声遅延の少ない会
議通話方式を提供するものである。 本発明は、この目的を実現するために、チヤネ
ルごとに出力禁止可能な会議通話回路とチヤネル
毎に出力禁止可能なハイウエイスイツチ回路を用
いて、ハイウエイ上で並列に接続し、通常の２者
通話のときは会議通話回路の対応するチヤネルの
出力を禁止し、会議通話のときはハイウエイスイ
ツチ回路の対応するチヤネルの出力を禁止するこ
とにより、会議通話用に特別のチヤネルを用いる
ことなく、電話機あるいは局線等に割当てられた
チヤネルをそのまま使用するように構成したこと
を特徴としている。 （発明の構成および作用） 以下本発明を詳細に説明する。 第２図は本発明の概念を表すものであり、入力
ハイウエイ１に乗せられた会議参加者の信号はハ
イウエイスイツチ回路２と会議通話回路４に同時
に入力される。この場合に、会議参加者の出力ハ
イウエイのチヤネルのタイミングで、ハイウエイ
スイツチ回路２の出力スイツチ２１，２２，２３
はそれぞれオフとなり、会議通話回路４の出力ス
イツチ４１，４２，４３はそれぞれオンとなる。
また、出力ハイウエイの会議参加者のチヤネルの
タイミングで、会議通話回路４において会議演算
処理された信号が出力される。第２図では、分り
易いように会議参加者が３者の場合を示し、その
音声信号をそれぞれＡ，Ｂ，Ｃとし、かつ各々は
３つのハイウエイの特定のチヤネルに割当てられ
ている場合を示している。また、第２図で明らか
なように会議参加者の信号はハイウエイスイツチ
回路２を通らずに直接に会議通話回路４に入力さ
れるので、音声遅延は第１図で示した例のものよ
り少ない。
会議通話方式に関するものである。 （従来技術とその問題点） 従来、この種のシステムでは会議トランクを複
数個設け、会議トランクごとに専用のチヤネルを
割当ているため、電話機あるいは局線に対応する
チヤネルほかに、会議通話のために（会議トラン
ク数）×（１会議トランクに収容する最大会議話者
数）のチヤネルが余分に必要であつた。特開昭57
−57072号公報に見られる様に、会議用の専用チ
ヤネルを経済的に使用する試みもあるが、会議専
用のチヤネルを必要とすることには変わりがな
い。 また、従来システムにおいて、会議トランクの
接続は第１図に示すように構成され、入力ハイウ
エイ１に乗せられた会議参加の信号はハイウエイ
スイツチ回路２により会議通話回路４に割当られ
たチヤネルのタイミングで出力ハイウエイ３より
会議通話回路４に入力され、会議演算処理が施さ
れた後再び会議通話回路４に割当られたチヤネル
のタイミングで入力ハイウエイ１に戻され、ハイ
ウエイスイツチ回路２と出力ハイウエイ３を通し
て会議参加者に送出される。第１図では分り易い
ように会議参加者が３者の場合を示し、その音声
信号をそれぞれＡ，Ｂ，Ｃとし、かつ、各々は３
つのハイウエイの特定のチヤネルに割当てられて
いる場合を示している。この例で示す様に、従来
システムにおける音声遅延は（ハイウエイスイツ
チ回路２に要する時間）×２＋（会議通話回路に要
する時間）となり、通常の２者通話における音声
遅延の２倍以上となる。 （発明の目的と特徴） 本発明は、これらの欠点を除去し、会議通話専
用のチヤネルを不要にしかつ音声遅延の少ない会
議通話方式を提供するものである。 本発明は、この目的を実現するために、チヤネ
ルごとに出力禁止可能な会議通話回路とチヤネル
毎に出力禁止可能なハイウエイスイツチ回路を用
いて、ハイウエイ上で並列に接続し、通常の２者
通話のときは会議通話回路の対応するチヤネルの
出力を禁止し、会議通話のときはハイウエイスイ
ツチ回路の対応するチヤネルの出力を禁止するこ
とにより、会議通話用に特別のチヤネルを用いる
ことなく、電話機あるいは局線等に割当てられた
チヤネルをそのまま使用するように構成したこと
を特徴としている。 （発明の構成および作用） 以下本発明を詳細に説明する。 第２図は本発明の概念を表すものであり、入力
ハイウエイ１に乗せられた会議参加者の信号はハ
イウエイスイツチ回路２と会議通話回路４に同時
に入力される。この場合に、会議参加者の出力ハ
イウエイのチヤネルのタイミングで、ハイウエイ
スイツチ回路２の出力スイツチ２１，２２，２３
はそれぞれオフとなり、会議通話回路４の出力ス
イツチ４１，４２，４３はそれぞれオンとなる。
また、出力ハイウエイの会議参加者のチヤネルの
タイミングで、会議通話回路４において会議演算
処理された信号が出力される。第２図では、分り
易いように会議参加者が３者の場合を示し、その
音声信号をそれぞれＡ，Ｂ，Ｃとし、かつ各々は
３つのハイウエイの特定のチヤネルに割当てられ
ている場合を示している。また、第２図で明らか
なように会議参加者の信号はハイウエイスイツチ
回路２を通らずに直接に会議通話回路４に入力さ
れるので、音声遅延は第１図で示した例のものよ
り少ない。
【表】
第３図は本発明に用いる会議通話回路４の一実
施例であり、表１に記号の名称をしめす。 この第３図の会議通話回路４は、８ハイウエイ
（32チヤネル／ハイウエイ）を制御するハイウエ
イスイツチ回路と共に用い、８会議トランク（８
会議者／トランク）を有している。 ハイウエイは入力ハイウエイと出力ハイウエイ
にわかれおり、図示されていないが、電話機ある
いは局線等に対応するコーデツクは固定タイムス
ロツト方式でポート番号（ハイウエイ番号＋チヤ
ネル番号）が割当てられており、それぞれのコー
デツクはポート番号で定まるチヤネルのタイミン
グで入出力ハイウエイとPCMデータの送受信を
おこなつている。また、PCM圧伸則はμ法則に
従つている。 第３図に基づいて会議通話回路の動作を説明す
る。外部クロツクφとフレームパルス（FP）と
によりカウンタ（CNT）が動作し、デコーダ
（DEC2）よりT0〜T7およびS0〜S3のタイミング
が作られる。以上のタイミング関係を第４図に示
す。ポート毎のコーデツクから送られてくる入力
ハイウエイ（RHWY）上のデータはクロツク
で動作するシリアル・パラレル変換器（HSP0〜
HSP7）にて変換され、T0のタイミングでハイウ
エイレジスタ（HWR0〜HWR7）に転送される。 入力メモリ（INM0〜INM7）にはT7のタイミ
ングでカウンタ（CNT）からマルチプレクサ
（MPX1）を経てアドレスが与えられ、ハイウエ
イレジスタ（HWR0〜HWR7）のデータが表４
に示されるフオーマツトで入力メモリ（INM0〜
INM7）に書き込まれる。カウンタ（CNT）は
第４図のタイムチヤートに示す如く動作するの
で、入力メモリ（INM0〜INM7）は１フレーム
周期125μs内に32チヤネル分のデータが順番に格
納される。入力メモリ（INM0〜INM7）のデー
タの中で会議参加のポートのデータは後述する会
議演算処理を施され、会議参加のポートに対応す
る出力メモリ（OTM0〜OTM7）に格納される。
出力メモリ（OTM0〜OTM7）にはT7のタイミ
ングでカウンタ（CNT）からマルチプレクサ
（MPX1）を経た値に加算器（FA0）で「２」を
加えた値をアドレスとして与えられ、対応する出
力メモリ（OTM0〜OTM7）のデータがパラレ
ル・シリアル変換器（HPS0〜HPS7）に転送さ
れる。一方、出力メモリ（OTM0〜OTM7）を読
み出すと、同じタイミングT7でマルチプレクサ
（MPX3）を経て、出力メモリ（OTM0〜OTM7）
に与えられた同一アドレスが制御メモリ（CTM）
にも与えられ、対応する制御メモリ（CTM）の
データはビツト単位でハイウエイゲートフリツプ
フロツプ（HWG0〜HWG7）に転送される。制
御メモリ（CTM）には第８図２に示す通り、（ハ
イウエイ数）×（チヤネル数）のビツトが用意され
ており、後述する方法により各々のビツトが独立
に外部のプロセツサによりセツトされている。従
つて、制御メモリ（CTM）の内容によりハイウ
エイゲートフリツプフロツプ（HWG0〜HWG7）
はセツトないしリセツトされ、セツトされている
ときのみパラレル・シリアル変換器（HPS0〜
HPS7）の出力はバスドライバ（BD）を通し出
力ハイウエイ（THWY）に送出される。リセツ
トされているときには、前記バスドライバ
（BD）の出力はハイインピーダンス状態となつ
ており、後述のハイウエイスイツチ回路の出力と
ワイアードオアがとれる状態となる。前述の説明
を省略した会議演算処理は、第５図に示す様に32
チヤネル分に伝送時間125μsを８等分した４チヤ
ネル分の時間15.625μsを１つのトランクの処理時
間に割当て実行される。１つのトランクに関する
演算過程の詳細は第９図のタイミングチヤートに
示すが概略は以下の通りである。 第３図のトランクメモリ（TKM）は第８図３
に示すように１ワード（15ビツト／ワード）が１
トランクに割当てられており、それぞれのワード
には４者の会議参加者のポート情報（ポート番号
＋ID）が後述する方法で収容されている。ここ
で、IDは第８図３に示すようにポートロス−０、
ポートロス−１及び接続フラグを含む個別情報で
ある。このトランクメモリ（TKM）にはカウン
タ（CNT）の出力がT0〜T2，T4〜T6のタイミ
ングでマルチプレクサ（MPX0）を経てアドレス
として与えられているが、T0〜T2，T4〜T6ごと
にアドレスが変わり１ワードずつ順にS0，S1のタ
イミングで同一トランクの４ワードが連続して読
み出され、S2，S3のタイミングで再び同一トラン
クの４ワードが連続して読み出される。以後、次
のトランクについて同様のことが繰り返され、結
局125μsの間に８つのトランクについて上記の動
作が行われる。 今、S0のT0〜T2のタイミングでトランクメモ
リ（TKM）のあるトランクの最初のワード
（Ａ）が読み出されると、この中のポート番号
（TKMのD0-4およびD5-7に出力）に対応する入
力メモリ（INM0〜INM7）からスピーチデータ
（ａ）が読み出され、マルチプレクサ（MPX4）
のA0-6に入力される。一方、前記ワード（Ａ）
の個別情報（ID）の中のポート・ロース−１
（PL1）（TKMのD8-10に出力）はマルチプレクサ
（MPX4）のA7-9に入力されているので結局、前
記のスピーチデータ（ａ）は読み出し専用メモリ
（ROM）内のμ法則対直線コード変換テーブル
（MLT）の前記ポート・ロス−１で指定されるテ
ーブルを通し、PCM符号（ａ）からある一定の
減衰（あるいは増幅）を伴つた線形符号（a′）へ
変換され、読み出し専用メモリ（ROM）より出
力される。この読み出し専用メモリ（ROM）の
出力はT2のタイミングでスピーチ・レジスタ・
フアイル（SPR）の領域（ASP）にセツトされ、
引き続き領域ASPの出力は加算器（FA1）を通し
加算レジスタ（ADD）の出力と加算され、この
加算結果はT3のタイミングで加算レジスタ
（ADD）に蓄えられる。 同様にS0のT4〜T7，S1のT0〜T3，S1のT4〜
T7のタイミングで前述のトランクの２番目、３
番目、４番目のワードに関する処理が行われる
が、それぞれのワードをＢ，Ｃ，ＤとしＢ，Ｃ，
Ｄの中のポート番号に対応するスピーチデータを
それぞれｂ，ｃ，ｄとし、ｂ，ｃ，ｄが読み出し
専用メモリ（ROM）により変換された値をb′，
c′，d′とすると、S1のT3のタイミングが終了した
時点では結局、スピーチ・レジスタ・フアイル
（SPR）のBSP，CSP，DSPにはそれぞれb′，c′，
d′の値がセツトされ、加算レジスタ（ADD）に
はS0のT1のタイミングで“０”クリアされてい
るのでa′＋b′＋c′＋d′の値が蓄積される。 この後、S2のT0のタイミングで加算器（FA1）
を通し加算レジスタ（ADD）よりスピーチ・レ
ジスタフアイル（SPR）のASPの内容（a′）が
引算され、加算器（FA1）の出力（SPX）はb′＋
c′＋d′となり、マルチプレクサ（MPX4）のB0-12
に入力される。 一方、S2のT0〜T2のタイミングでトランクメ
モリ（TKM）より前記Ａが再び読み出され、Ａ
の個別情報（ID）の中のポート・ロス−０
（PLO）（TKMのD11-13に出力）はマルチプレク
サ（MPX4）のB13-15に入力されているので結局
前記のスピーチデータb′＋c′＋d′は読み出し専用
メモリ（ROM）内の直線対μ法則コード変換テ
ーブル（LMT）の前記ポート・ロス−０（PLO）
で指定されるテーブルを通し、線形符号（b′＋
c′＋d′）からある一定の減衰（あるいは増幅）を
伴つたDCM符号（b′＋c′＋d′）′へ変換され、読
み出し専用メモリ（ROM）より出力される。こ
の読み出し専用メモリ（ROM）の出力はS2のタ
イミングでネガテイブ・バス・ドライバ（NBD）
を介して前記Ａの中のポート番号で指定される出
力メモリ（OTM0〜OTM7）に格納される。同様
にS2のT4〜T6，S3のT0〜T2，S3のT4〜T6のタ
イミングで前記のＢ，Ｃ，Ｄの中のポート番号に
対応する処理が行われ、それぞれのタイミングの
終わりに、それぞれのポート番号に対応する出力
メモリ（OTM0〜OTM7）に（c′＋d′＋a′）′，
（d′＋a′＋b′）′，（a′＋d′＋c′）が格納され、
１つ
のトランクに関する処理を終える。以上、１つの
トランクにつき15.625μsの処理時間を要するの
で、残り７つのトランクについて０様の操作を行
い、125μs経過すると８つのトランクの演算処理
は総て終了する。 以上の説明で明らかなように、第３図のトラン
クメモリ（TKM）に会議参加者のポートごとに
入力レベルを決めるμ法則対直線コード変換テー
ブル（MLT）および出力レベルを決める直線対
μ法則コード変換テーブル（LMT）の種別を会
議トランクを使用するごとにセツトすれば、会議
トランクの参加者の種別により会議通話の音量を
適宜変更できる。 例えば、第８図の４に示す読み出し専用メモリ
（ROM）のメモリマツプにおいてx0，x1，x2，
x3，x4，x5，x6，x7をそれぞれ０，１，２，３，
４，５，６，7dBの減衰を与えるものとし、y0，
y1，y2，y3，y4，y5，y6，y7をそれぞれ０，−１，
−２，−３，−４，−５，−６，−7dBの減衰（即ち
０，＋１，＋２，＋３，＋４，＋５，＋６，＋7dBの増
幅）を与えるものとするとき、線路損失−4dBの
局線Ａと線路損失0dB内線Ｂ，Ｃの３者通話の場
合はＡにはx0，y4，ＢおよびＣにはx4，y0のテー
ブル種別を与えると局線Ａへは、内線ＢおよびＣ
の音声が減衰なしの0dBで送出（局線Ａの遠端で
は−4dBで受信）され、内線Ｂへは局線Ａの音声
が−4dB、内線Ｃの音声が−4dBで送出され、内
線Ｃへは局線Ａの音声が−4dB、内線Ｂの音声が
−4dBで送出されることになる。従つて、内線Ｂ
あるいはＣは局線Ａと２者通話しているときと同
じレベルの音量を３者通話時に得られ、且つ局線
と内線のレベル差がないので聞き取りやすい。一
方、局線Ａも内線と２者通話しているときと同じ
レベルの音量を３者通話時に得られ、２者通話か
ら３者通話に移行しても違和感がない。 上記では内線ＢあるいはＣが局線Ａと内線Ｃあ
るいはＢの音量に差が無い様にセツトしたが、数
dBの差を持たせる様にセツトすることもできる
し、線路損失の大きい局線に対して増幅すること
もできるのは明らかであり、目的により種々組み
合わせを変えることができる。又、２者、３者、
４者通話時のレベルをそれぞれことなる様にする
ことも可能である。 前述したトランクメモリ（TKM）および制御
メモリ（CTM）のメモリマツプは第８図３，２
にそれぞれ示す通りであるが、これらには外部の
プロセツサにより第１０図に示す出力命令を用い
て、必要なデータがセツトされる。詳細は第１１
図のタイミングチヤートに示すが（第１１図で矢
印は転送先を示す）、概略は以下の通りである。
出力命令OUT３０でトランク番号レジスタ
（TNO）に会議回路の番号（IC番号）と会議回
路内のトランク番号とトランク内の位置番号をセ
ツトし、出力命令OUT３１でポート番号レジス
タ（PNO）に会議に参加するポート番号をセツ
トした後、OUT３２にて接続情報レジスタ
（CON）に接続フラグを“１”にセツトすると、
トランク番号レジスタ（TNO）にセツトされて
いるIC番号と外部から与えられるIC番号とをコ
ンパレータ（COMP）で比較し一致していると
きは、T3又はT6のタイミングでトランク番号レ
ジスタ（TNO）の出力はマルチプレクサ
（MPX0）を経てトランクメモリ（TKM）のア
ドレスとなり、ポート番号レジスタ（PNO）お
よび接続情報レジスタ（CON）の内容がバスド
ライバ（BD）を通し、トランクメモリ（TKM）
内の指定のトランク番号の指定位置に第８図３の
メモリマツプに示すフオーマツトで格納される。 一方、ポート番号レジスタ（PNO）の出力の
中のチヤネル番号はマルチプレクサ（MPX3）を
経て制御メモリ（CTM）のアドレスとなり制御
メモリ（CTM）の指定されたチヤネルに対応す
るデータが制御メモリレジスタ（CTR）にT1の
タイミングでセツトされ、その出力はビツト変更
回路（CHG）によりポート番号レジスタ
（PNO）の出力の中のハイウエイ番号により指定
される１ビツトのみを“１”に変更され、バスド
ライバ（BD）を通りT2又はT6のタイミングで再
び制御メモリ（CTM）内の前記チヤネル位置に
格納される。 以上、１つのポートがトランクメモリ
（TKM）および制御メモリ（CTM）にセツトさ
れる場合を述べたが、リモツトされる場合は出力
命令OUT３２の接続フラグを“０”にする点が
異なるのみである。 複数のポートをセツトないしリセツトする場合
は、上述の出力命令OUT３０，OUT３１，
OUT３２を繰り返し実行すればよい。 以上会議通話回路の実施例を説明したが、この
実施例においては、この回路を最大８個迄並列に
接続することが可能であり、最大64トランクの会
議トランクを得ることができる。 また、トランク番号レジスタ（TNO）のビツ
ト長および出力命令OUT３０のビツト長を２ビ
ツト増せば、最大256トランク迄得られるのは明
らかである。
施例であり、表１に記号の名称をしめす。 この第３図の会議通話回路４は、８ハイウエイ
（32チヤネル／ハイウエイ）を制御するハイウエ
イスイツチ回路と共に用い、８会議トランク（８
会議者／トランク）を有している。 ハイウエイは入力ハイウエイと出力ハイウエイ
にわかれおり、図示されていないが、電話機ある
いは局線等に対応するコーデツクは固定タイムス
ロツト方式でポート番号（ハイウエイ番号＋チヤ
ネル番号）が割当てられており、それぞれのコー
デツクはポート番号で定まるチヤネルのタイミン
グで入出力ハイウエイとPCMデータの送受信を
おこなつている。また、PCM圧伸則はμ法則に
従つている。 第３図に基づいて会議通話回路の動作を説明す
る。外部クロツクφとフレームパルス（FP）と
によりカウンタ（CNT）が動作し、デコーダ
（DEC2）よりT0〜T7およびS0〜S3のタイミング
が作られる。以上のタイミング関係を第４図に示
す。ポート毎のコーデツクから送られてくる入力
ハイウエイ（RHWY）上のデータはクロツク
で動作するシリアル・パラレル変換器（HSP0〜
HSP7）にて変換され、T0のタイミングでハイウ
エイレジスタ（HWR0〜HWR7）に転送される。 入力メモリ（INM0〜INM7）にはT7のタイミ
ングでカウンタ（CNT）からマルチプレクサ
（MPX1）を経てアドレスが与えられ、ハイウエ
イレジスタ（HWR0〜HWR7）のデータが表４
に示されるフオーマツトで入力メモリ（INM0〜
INM7）に書き込まれる。カウンタ（CNT）は
第４図のタイムチヤートに示す如く動作するの
で、入力メモリ（INM0〜INM7）は１フレーム
周期125μs内に32チヤネル分のデータが順番に格
納される。入力メモリ（INM0〜INM7）のデー
タの中で会議参加のポートのデータは後述する会
議演算処理を施され、会議参加のポートに対応す
る出力メモリ（OTM0〜OTM7）に格納される。
出力メモリ（OTM0〜OTM7）にはT7のタイミ
ングでカウンタ（CNT）からマルチプレクサ
（MPX1）を経た値に加算器（FA0）で「２」を
加えた値をアドレスとして与えられ、対応する出
力メモリ（OTM0〜OTM7）のデータがパラレ
ル・シリアル変換器（HPS0〜HPS7）に転送さ
れる。一方、出力メモリ（OTM0〜OTM7）を読
み出すと、同じタイミングT7でマルチプレクサ
（MPX3）を経て、出力メモリ（OTM0〜OTM7）
に与えられた同一アドレスが制御メモリ（CTM）
にも与えられ、対応する制御メモリ（CTM）の
データはビツト単位でハイウエイゲートフリツプ
フロツプ（HWG0〜HWG7）に転送される。制
御メモリ（CTM）には第８図２に示す通り、（ハ
イウエイ数）×（チヤネル数）のビツトが用意され
ており、後述する方法により各々のビツトが独立
に外部のプロセツサによりセツトされている。従
つて、制御メモリ（CTM）の内容によりハイウ
エイゲートフリツプフロツプ（HWG0〜HWG7）
はセツトないしリセツトされ、セツトされている
ときのみパラレル・シリアル変換器（HPS0〜
HPS7）の出力はバスドライバ（BD）を通し出
力ハイウエイ（THWY）に送出される。リセツ
トされているときには、前記バスドライバ
（BD）の出力はハイインピーダンス状態となつ
ており、後述のハイウエイスイツチ回路の出力と
ワイアードオアがとれる状態となる。前述の説明
を省略した会議演算処理は、第５図に示す様に32
チヤネル分に伝送時間125μsを８等分した４チヤ
ネル分の時間15.625μsを１つのトランクの処理時
間に割当て実行される。１つのトランクに関する
演算過程の詳細は第９図のタイミングチヤートに
示すが概略は以下の通りである。 第３図のトランクメモリ（TKM）は第８図３
に示すように１ワード（15ビツト／ワード）が１
トランクに割当てられており、それぞれのワード
には４者の会議参加者のポート情報（ポート番号
＋ID）が後述する方法で収容されている。ここ
で、IDは第８図３に示すようにポートロス−０、
ポートロス−１及び接続フラグを含む個別情報で
ある。このトランクメモリ（TKM）にはカウン
タ（CNT）の出力がT0〜T2，T4〜T6のタイミ
ングでマルチプレクサ（MPX0）を経てアドレス
として与えられているが、T0〜T2，T4〜T6ごと
にアドレスが変わり１ワードずつ順にS0，S1のタ
イミングで同一トランクの４ワードが連続して読
み出され、S2，S3のタイミングで再び同一トラン
クの４ワードが連続して読み出される。以後、次
のトランクについて同様のことが繰り返され、結
局125μsの間に８つのトランクについて上記の動
作が行われる。 今、S0のT0〜T2のタイミングでトランクメモ
リ（TKM）のあるトランクの最初のワード
（Ａ）が読み出されると、この中のポート番号
（TKMのD0-4およびD5-7に出力）に対応する入
力メモリ（INM0〜INM7）からスピーチデータ
（ａ）が読み出され、マルチプレクサ（MPX4）
のA0-6に入力される。一方、前記ワード（Ａ）
の個別情報（ID）の中のポート・ロース−１
（PL1）（TKMのD8-10に出力）はマルチプレクサ
（MPX4）のA7-9に入力されているので結局、前
記のスピーチデータ（ａ）は読み出し専用メモリ
（ROM）内のμ法則対直線コード変換テーブル
（MLT）の前記ポート・ロス−１で指定されるテ
ーブルを通し、PCM符号（ａ）からある一定の
減衰（あるいは増幅）を伴つた線形符号（a′）へ
変換され、読み出し専用メモリ（ROM）より出
力される。この読み出し専用メモリ（ROM）の
出力はT2のタイミングでスピーチ・レジスタ・
フアイル（SPR）の領域（ASP）にセツトされ、
引き続き領域ASPの出力は加算器（FA1）を通し
加算レジスタ（ADD）の出力と加算され、この
加算結果はT3のタイミングで加算レジスタ
（ADD）に蓄えられる。 同様にS0のT4〜T7，S1のT0〜T3，S1のT4〜
T7のタイミングで前述のトランクの２番目、３
番目、４番目のワードに関する処理が行われる
が、それぞれのワードをＢ，Ｃ，ＤとしＢ，Ｃ，
Ｄの中のポート番号に対応するスピーチデータを
それぞれｂ，ｃ，ｄとし、ｂ，ｃ，ｄが読み出し
専用メモリ（ROM）により変換された値をb′，
c′，d′とすると、S1のT3のタイミングが終了した
時点では結局、スピーチ・レジスタ・フアイル
（SPR）のBSP，CSP，DSPにはそれぞれb′，c′，
d′の値がセツトされ、加算レジスタ（ADD）に
はS0のT1のタイミングで“０”クリアされてい
るのでa′＋b′＋c′＋d′の値が蓄積される。 この後、S2のT0のタイミングで加算器（FA1）
を通し加算レジスタ（ADD）よりスピーチ・レ
ジスタフアイル（SPR）のASPの内容（a′）が
引算され、加算器（FA1）の出力（SPX）はb′＋
c′＋d′となり、マルチプレクサ（MPX4）のB0-12
に入力される。 一方、S2のT0〜T2のタイミングでトランクメ
モリ（TKM）より前記Ａが再び読み出され、Ａ
の個別情報（ID）の中のポート・ロス−０
（PLO）（TKMのD11-13に出力）はマルチプレク
サ（MPX4）のB13-15に入力されているので結局
前記のスピーチデータb′＋c′＋d′は読み出し専用
メモリ（ROM）内の直線対μ法則コード変換テ
ーブル（LMT）の前記ポート・ロス−０（PLO）
で指定されるテーブルを通し、線形符号（b′＋
c′＋d′）からある一定の減衰（あるいは増幅）を
伴つたDCM符号（b′＋c′＋d′）′へ変換され、読
み出し専用メモリ（ROM）より出力される。こ
の読み出し専用メモリ（ROM）の出力はS2のタ
イミングでネガテイブ・バス・ドライバ（NBD）
を介して前記Ａの中のポート番号で指定される出
力メモリ（OTM0〜OTM7）に格納される。同様
にS2のT4〜T6，S3のT0〜T2，S3のT4〜T6のタ
イミングで前記のＢ，Ｃ，Ｄの中のポート番号に
対応する処理が行われ、それぞれのタイミングの
終わりに、それぞれのポート番号に対応する出力
メモリ（OTM0〜OTM7）に（c′＋d′＋a′）′，
（d′＋a′＋b′）′，（a′＋d′＋c′）が格納され、
１つ
のトランクに関する処理を終える。以上、１つの
トランクにつき15.625μsの処理時間を要するの
で、残り７つのトランクについて０様の操作を行
い、125μs経過すると８つのトランクの演算処理
は総て終了する。 以上の説明で明らかなように、第３図のトラン
クメモリ（TKM）に会議参加者のポートごとに
入力レベルを決めるμ法則対直線コード変換テー
ブル（MLT）および出力レベルを決める直線対
μ法則コード変換テーブル（LMT）の種別を会
議トランクを使用するごとにセツトすれば、会議
トランクの参加者の種別により会議通話の音量を
適宜変更できる。 例えば、第８図の４に示す読み出し専用メモリ
（ROM）のメモリマツプにおいてx0，x1，x2，
x3，x4，x5，x6，x7をそれぞれ０，１，２，３，
４，５，６，7dBの減衰を与えるものとし、y0，
y1，y2，y3，y4，y5，y6，y7をそれぞれ０，−１，
−２，−３，−４，−５，−６，−7dBの減衰（即ち
０，＋１，＋２，＋３，＋４，＋５，＋６，＋7dBの増
幅）を与えるものとするとき、線路損失−4dBの
局線Ａと線路損失0dB内線Ｂ，Ｃの３者通話の場
合はＡにはx0，y4，ＢおよびＣにはx4，y0のテー
ブル種別を与えると局線Ａへは、内線ＢおよびＣ
の音声が減衰なしの0dBで送出（局線Ａの遠端で
は−4dBで受信）され、内線Ｂへは局線Ａの音声
が−4dB、内線Ｃの音声が−4dBで送出され、内
線Ｃへは局線Ａの音声が−4dB、内線Ｂの音声が
−4dBで送出されることになる。従つて、内線Ｂ
あるいはＣは局線Ａと２者通話しているときと同
じレベルの音量を３者通話時に得られ、且つ局線
と内線のレベル差がないので聞き取りやすい。一
方、局線Ａも内線と２者通話しているときと同じ
レベルの音量を３者通話時に得られ、２者通話か
ら３者通話に移行しても違和感がない。 上記では内線ＢあるいはＣが局線Ａと内線Ｃあ
るいはＢの音量に差が無い様にセツトしたが、数
dBの差を持たせる様にセツトすることもできる
し、線路損失の大きい局線に対して増幅すること
もできるのは明らかであり、目的により種々組み
合わせを変えることができる。又、２者、３者、
４者通話時のレベルをそれぞれことなる様にする
ことも可能である。 前述したトランクメモリ（TKM）および制御
メモリ（CTM）のメモリマツプは第８図３，２
にそれぞれ示す通りであるが、これらには外部の
プロセツサにより第１０図に示す出力命令を用い
て、必要なデータがセツトされる。詳細は第１１
図のタイミングチヤートに示すが（第１１図で矢
印は転送先を示す）、概略は以下の通りである。
出力命令OUT３０でトランク番号レジスタ
（TNO）に会議回路の番号（IC番号）と会議回
路内のトランク番号とトランク内の位置番号をセ
ツトし、出力命令OUT３１でポート番号レジス
タ（PNO）に会議に参加するポート番号をセツ
トした後、OUT３２にて接続情報レジスタ
（CON）に接続フラグを“１”にセツトすると、
トランク番号レジスタ（TNO）にセツトされて
いるIC番号と外部から与えられるIC番号とをコ
ンパレータ（COMP）で比較し一致していると
きは、T3又はT6のタイミングでトランク番号レ
ジスタ（TNO）の出力はマルチプレクサ
（MPX0）を経てトランクメモリ（TKM）のア
ドレスとなり、ポート番号レジスタ（PNO）お
よび接続情報レジスタ（CON）の内容がバスド
ライバ（BD）を通し、トランクメモリ（TKM）
内の指定のトランク番号の指定位置に第８図３の
メモリマツプに示すフオーマツトで格納される。 一方、ポート番号レジスタ（PNO）の出力の
中のチヤネル番号はマルチプレクサ（MPX3）を
経て制御メモリ（CTM）のアドレスとなり制御
メモリ（CTM）の指定されたチヤネルに対応す
るデータが制御メモリレジスタ（CTR）にT1の
タイミングでセツトされ、その出力はビツト変更
回路（CHG）によりポート番号レジスタ
（PNO）の出力の中のハイウエイ番号により指定
される１ビツトのみを“１”に変更され、バスド
ライバ（BD）を通りT2又はT6のタイミングで再
び制御メモリ（CTM）内の前記チヤネル位置に
格納される。 以上、１つのポートがトランクメモリ
（TKM）および制御メモリ（CTM）にセツトさ
れる場合を述べたが、リモツトされる場合は出力
命令OUT３２の接続フラグを“０”にする点が
異なるのみである。 複数のポートをセツトないしリセツトする場合
は、上述の出力命令OUT３０，OUT３１，
OUT３２を繰り返し実行すればよい。 以上会議通話回路の実施例を説明したが、この
実施例においては、この回路を最大８個迄並列に
接続することが可能であり、最大64トランクの会
議トランクを得ることができる。 また、トランク番号レジスタ（TNO）のビツ
ト長および出力命令OUT３０のビツト長を２ビ
ツト増せば、最大256トランク迄得られるのは明
らかである。
【表】
第６図は本発明において会議通話回路４ととも
に用いるハイウエイスイツチ回路２の例である。
各部の記号の名称は表２の通りである。第６図の
ハイウエイスイツチ回路は、８ハイウエイ（32チ
ヤネル／ハイウエイ）を制御し、ハイウエイは入
力ハイウエイ１と出力ハイウエイ３に分かれてお
り、図示はされていないが、電話機あるいは局線
等に対応するコーデツクは固定タイムスロツト方
式でポート番号（ハイウエイ番号＋チヤネル番
号）が割当られており、それぞれのコーデツクは
ポート番号で定まるチヤネルのタイミングで入出
力ハイウエイとPCMデータの送受信を行つてい
る。 第６図に基づいてハイウエイスイツチ回路２の
動作を説明する。外部クロツクφ0によりカウン
タ（CNT）が動作しデコーダ（DEC）によりT0
〜T7，S0，S1，u0〜u7，FPのタイミング信号が
第７図に示すごとく作られる。T0〜T7はハイウ
エイ番号の識別用であり、S0は入力ハイウエイ
（RHWY）からスピーチデータメモリ（SPM）
へのデータ入力タイミング用、S1はスピーチデー
タメモリ（SPM）から出力ハイウエイ
（THWY）へのデータ出力タイミング用に用い
られる。ポート毎のコーデツクから送られてくる
入力ハイウエイ（RHWY）上のデータはクロツ
クφ1で動作するシリアルパラレル変換器（SP0〜
SP7）にて変換されu7のタイミングの終わり（u0
のタイミングの始め）で入力レジスタ（INR0〜
INR7）に転送される。スピーチデータメモリ
（SPM）にはS0のタイミングでカウンタ（CNT）
からマルチプレクサ（MPX1）を経てアドレスが
与えられる。このアドレスはφ0のクロツク毎に
更新されるので、T0〜T7で選択されたバスドラ
イバ（BD0〜BD7）を通し、前記入力レジスタ
（INR0〜INR7）のデータが順にスピーチデータ
メモリ（SPM）に第１２図１に示すごとく格納
される。ここでCHn，HWoはｎ番目のハイウエ
イのｍ番目のチヤネルに対応するポートから入力
されるスピーチデータであり、それぞれ＋，−の
サイン（Ｓ）、コード（Chord）とステツプ
（Step）からなる。一方、S1のタイミングでカウ
ンタ（CNT）からマルチプレクサ（MPX0）を
経て接続メモリ（CONM）にアドレスが与えら
れる。このアドレスにて読み出された第１２図２
のメモリマツプに示す接続メモリ（CONM）の
内容（すなわちCHn，HWoはｎ番目のハイウエ
イのｍ番目のチヤネルに対応するポートにスピー
チデータを送出する接続先のポート番号および出
力制御フラグ）の中で接続先のポート番号は、マ
ルチプレクサ（MPX1）を経てスピーチデータメ
モリ（SPM）にアドレスとして与えられる。こ
のアドレスで読み出されたスピーチデータメモリ
（SPM）内のスピーチデータは、φ0のクロツク毎
にT0〜T7で選択された出力レジスタ（OUTR0〜
OUTR7）に順に格納される。この出力レジスタ
（OUTR0〜OUTR7）の内容はu7のタイミングの
終わり（u0のタイミングの始め）でパラレルシリ
アル変換器（PS0〜PS7）に格納される。また、
接続メモリ（CONM）の内容の中で出力制御フ
ラグは直接T0〜T7のタイミングで出力レジスタ
（OUTR0〜OUTR7）に格納され、出力レジスタ
（OUTR0〜OUTR7）に格納された出力制御フラ
グはu0のタイミングでフリツプ・フロツプ（FF0
〜FF7）に格納される。パラレルシリアル変換器
（PS0〜PS7）はφ1のクロツクで動作し、その出力
はフリツプ・フロツプ（FF0〜FF7）がセツトさ
れているときはゲート（G0〜G7）を通り出力ハ
イウエイ（THWY）に出力されるが、フリツ
プ・フロツプ（FF0〜FF7）がリセツトされてい
るときはゲート（G0〜G7）の出力はハイインピ
ーダンス状態となり、前述の会議通話回路４の出
力がワイアードオアできる状態となる。 なお、デコーダ（DEC）から出力されるフレ
ームパルス（FP）前述の会議通話回路４に入力
され、会議通話回路４とハイウエイスイツチ回路
２のチヤネルの位相合わせに用いられる。また、
接続メモリ（CONM）への情報の書き込みはS0
のタイミングで外部インタフエース回路を通して
外部のプロセツサにて出力命令を用いておこなわ
れるが、前述の会議通話回路４で述べた方法と同
様なので説明は省く。 以上の説明で明らかな様に、あるポートに関し
て第３図の会議通話回路のトランクメモリ
（TKM）の接続フラグと第６図のハイウエイス
イツチ回路２の接続メモリ（CONM）の出力制
御フラグを排他的にセツトすれば、２者通話或い
は会議通話がポートに割当られたチヤネルのみを
使用して実現でき、会議通話用に特別のチヤネル
を必要としない。 以上は一実施例であり、本発明はこの範囲に限
定するものではない。例えば１トランク内の会議
通話者数を３人あるいは５人と定めてもよい。又
トランク数も定めてもよい。又、適用するハイウ
エイ数も８本に限る必要はない。また、実施例で
は入力ハイウエイと出力ハイウエイは物理的に分
離されているが、時間的に分離し、物理的には、
入力出力兼用のハイウエイにも適用できるのは明
らかである。又、PCMコードとしてはμ法則コ
ードの代わりにＡ法則コードを適用するのも容易
である。 要するに本発明はその要旨を逸脱しない範囲で
種々変形して実施することができ、各種通話装置
に広く適用することができる。 （発明の効果） 以上説明したように、本発明によれば、極めて
簡単な制御で会議通話専用のチヤネルを不要とす
る会議通話回路が得られ、チヤネルの経済化に有
効であり、かつ充分の会議トランク数が得られ
る。
に用いるハイウエイスイツチ回路２の例である。
各部の記号の名称は表２の通りである。第６図の
ハイウエイスイツチ回路は、８ハイウエイ（32チ
ヤネル／ハイウエイ）を制御し、ハイウエイは入
力ハイウエイ１と出力ハイウエイ３に分かれてお
り、図示はされていないが、電話機あるいは局線
等に対応するコーデツクは固定タイムスロツト方
式でポート番号（ハイウエイ番号＋チヤネル番
号）が割当られており、それぞれのコーデツクは
ポート番号で定まるチヤネルのタイミングで入出
力ハイウエイとPCMデータの送受信を行つてい
る。 第６図に基づいてハイウエイスイツチ回路２の
動作を説明する。外部クロツクφ0によりカウン
タ（CNT）が動作しデコーダ（DEC）によりT0
〜T7，S0，S1，u0〜u7，FPのタイミング信号が
第７図に示すごとく作られる。T0〜T7はハイウ
エイ番号の識別用であり、S0は入力ハイウエイ
（RHWY）からスピーチデータメモリ（SPM）
へのデータ入力タイミング用、S1はスピーチデー
タメモリ（SPM）から出力ハイウエイ
（THWY）へのデータ出力タイミング用に用い
られる。ポート毎のコーデツクから送られてくる
入力ハイウエイ（RHWY）上のデータはクロツ
クφ1で動作するシリアルパラレル変換器（SP0〜
SP7）にて変換されu7のタイミングの終わり（u0
のタイミングの始め）で入力レジスタ（INR0〜
INR7）に転送される。スピーチデータメモリ
（SPM）にはS0のタイミングでカウンタ（CNT）
からマルチプレクサ（MPX1）を経てアドレスが
与えられる。このアドレスはφ0のクロツク毎に
更新されるので、T0〜T7で選択されたバスドラ
イバ（BD0〜BD7）を通し、前記入力レジスタ
（INR0〜INR7）のデータが順にスピーチデータ
メモリ（SPM）に第１２図１に示すごとく格納
される。ここでCHn，HWoはｎ番目のハイウエ
イのｍ番目のチヤネルに対応するポートから入力
されるスピーチデータであり、それぞれ＋，−の
サイン（Ｓ）、コード（Chord）とステツプ
（Step）からなる。一方、S1のタイミングでカウ
ンタ（CNT）からマルチプレクサ（MPX0）を
経て接続メモリ（CONM）にアドレスが与えら
れる。このアドレスにて読み出された第１２図２
のメモリマツプに示す接続メモリ（CONM）の
内容（すなわちCHn，HWoはｎ番目のハイウエ
イのｍ番目のチヤネルに対応するポートにスピー
チデータを送出する接続先のポート番号および出
力制御フラグ）の中で接続先のポート番号は、マ
ルチプレクサ（MPX1）を経てスピーチデータメ
モリ（SPM）にアドレスとして与えられる。こ
のアドレスで読み出されたスピーチデータメモリ
（SPM）内のスピーチデータは、φ0のクロツク毎
にT0〜T7で選択された出力レジスタ（OUTR0〜
OUTR7）に順に格納される。この出力レジスタ
（OUTR0〜OUTR7）の内容はu7のタイミングの
終わり（u0のタイミングの始め）でパラレルシリ
アル変換器（PS0〜PS7）に格納される。また、
接続メモリ（CONM）の内容の中で出力制御フ
ラグは直接T0〜T7のタイミングで出力レジスタ
（OUTR0〜OUTR7）に格納され、出力レジスタ
（OUTR0〜OUTR7）に格納された出力制御フラ
グはu0のタイミングでフリツプ・フロツプ（FF0
〜FF7）に格納される。パラレルシリアル変換器
（PS0〜PS7）はφ1のクロツクで動作し、その出力
はフリツプ・フロツプ（FF0〜FF7）がセツトさ
れているときはゲート（G0〜G7）を通り出力ハ
イウエイ（THWY）に出力されるが、フリツ
プ・フロツプ（FF0〜FF7）がリセツトされてい
るときはゲート（G0〜G7）の出力はハイインピ
ーダンス状態となり、前述の会議通話回路４の出
力がワイアードオアできる状態となる。 なお、デコーダ（DEC）から出力されるフレ
ームパルス（FP）前述の会議通話回路４に入力
され、会議通話回路４とハイウエイスイツチ回路
２のチヤネルの位相合わせに用いられる。また、
接続メモリ（CONM）への情報の書き込みはS0
のタイミングで外部インタフエース回路を通して
外部のプロセツサにて出力命令を用いておこなわ
れるが、前述の会議通話回路４で述べた方法と同
様なので説明は省く。 以上の説明で明らかな様に、あるポートに関し
て第３図の会議通話回路のトランクメモリ
（TKM）の接続フラグと第６図のハイウエイス
イツチ回路２の接続メモリ（CONM）の出力制
御フラグを排他的にセツトすれば、２者通話或い
は会議通話がポートに割当られたチヤネルのみを
使用して実現でき、会議通話用に特別のチヤネル
を必要としない。 以上は一実施例であり、本発明はこの範囲に限
定するものではない。例えば１トランク内の会議
通話者数を３人あるいは５人と定めてもよい。又
トランク数も定めてもよい。又、適用するハイウ
エイ数も８本に限る必要はない。また、実施例で
は入力ハイウエイと出力ハイウエイは物理的に分
離されているが、時間的に分離し、物理的には、
入力出力兼用のハイウエイにも適用できるのは明
らかである。又、PCMコードとしてはμ法則コ
ードの代わりにＡ法則コードを適用するのも容易
である。 要するに本発明はその要旨を逸脱しない範囲で
種々変形して実施することができ、各種通話装置
に広く適用することができる。 （発明の効果） 以上説明したように、本発明によれば、極めて
簡単な制御で会議通話専用のチヤネルを不要とす
る会議通話回路が得られ、チヤネルの経済化に有
効であり、かつ充分の会議トランク数が得られ
る。
第１図は従来の会議通話方式の構成例を示すブ
ロツク図、第２図は本発明による会議通話方式の
概略構成を示すブロツク図、第３図は本発明に用
いる会議通話回路の一例を示すブロツク図、第４
図は第３図の回路例の動作を示すタイムチヤート
第５図は第３図の回路例の演算時間割当を示すタ
イムチヤート、第６図は本発明に用いるハイウエ
イスイツチ回路の一例を示すブロツク図、第７図
は第６図の回路例の動作を示すタイムチヤート、
第８図は第３図の中のメモリのメモリマツプを示
す図、第９図と第１１図は第３図の回路動作を説
明する動作チヤート、第１０図は第３図の外部イ
ンタフエースを表す会議トランク命令の一例を示
す図、第１２図は第６図の中のメモリのメモリマ
ツプである。
ロツク図、第２図は本発明による会議通話方式の
概略構成を示すブロツク図、第３図は本発明に用
いる会議通話回路の一例を示すブロツク図、第４
図は第３図の回路例の動作を示すタイムチヤート
第５図は第３図の回路例の演算時間割当を示すタ
イムチヤート、第６図は本発明に用いるハイウエ
イスイツチ回路の一例を示すブロツク図、第７図
は第６図の回路例の動作を示すタイムチヤート、
第８図は第３図の中のメモリのメモリマツプを示
す図、第９図と第１１図は第３図の回路動作を説
明する動作チヤート、第１０図は第３図の外部イ
ンタフエースを表す会議トランク命令の一例を示
す図、第１２図は第６図の中のメモリのメモリマ
ツプである。
Claims (1)
- １ 複数の通話線から時分割で入力される通話信
号を会議演算処理したのち時分割で前記複数の通
話線に供給するに際し、前記複数の通話線を接続
した全ハイウエイの１フレームの全チヤネルを蓄
える入力バツフアメモリと前記全ハイウエイの１
フレームの全チヤネルデータが出力できる出力バ
ツフアメモリと前記入力バツフアメモリのデータ
を読み出し時分割演算処理を制御するための第１
の制御手段と前記入力バツフアメモリからのデー
タを演算処理するための演算器と該演算器からの
データを前記出力バツフアメモリに入力する第２
の制御手段と前記出力バツフアメモリのデータを
前記全ハイウエイの各チヤネルに合わせて出力す
るための第３の制御手段と各チヤネル毎に出力を
禁止する第４の制御手段で構成された会議通話回
路が、各通話のチヤネル毎に出力を禁止できる２
者通話用のハイウエイスイツチ回路の入力ハイウ
エイおよび出力ハイウエイに並列に接続され、２
者通話のときには前記会議通話回路の該当の通話
線のチヤネルの出力ハイウエイへの出力を禁止し
また会議通話のときには前記ハイウエイスイツチ
回路の該当の通話線のチヤネルの出力ハイウエイ
の出力を禁止するように制御することにより、特
別の会議用チヤネルを設けることなく、通話線ご
とに設定されたチヤネルを用いて会議通話を行う
ように構成された会議通話方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21144584A JPS6190564A (ja) | 1984-10-11 | 1984-10-11 | 会議通話方式 |
| US06/783,912 US4726016A (en) | 1984-10-11 | 1985-10-03 | Conference system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21144584A JPS6190564A (ja) | 1984-10-11 | 1984-10-11 | 会議通話方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6190564A JPS6190564A (ja) | 1986-05-08 |
| JPH0237151B2 true JPH0237151B2 (ja) | 1990-08-22 |
Family
ID=16606066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21144584A Granted JPS6190564A (ja) | 1984-10-11 | 1984-10-11 | 会議通話方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6190564A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2770413B2 (ja) * | 1989-01-26 | 1998-07-02 | 株式会社デンソー | 生体異常判定装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51135405A (en) * | 1975-04-23 | 1976-11-24 | Northern Telecom Ltd | Method and device for simultaneously attending plural conferences via pcn switching system |
| JPS58168375A (ja) * | 1982-03-15 | 1983-10-04 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | 会議通信接続方法及び装置 |
-
1984
- 1984-10-11 JP JP21144584A patent/JPS6190564A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51135405A (en) * | 1975-04-23 | 1976-11-24 | Northern Telecom Ltd | Method and device for simultaneously attending plural conferences via pcn switching system |
| JPS58168375A (ja) * | 1982-03-15 | 1983-10-04 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | 会議通信接続方法及び装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6190564A (ja) | 1986-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0237152B2 (ja) | ||
| US4224688A (en) | Digital conference circuit | |
| US4109111A (en) | Method and apparatus for establishing conference calls in a time division multiplex pulse code modulation switching system | |
| US3984643A (en) | Method and apparatus for establishing a plurality of simultaneous conferences in a PCM switching system | |
| US4153817A (en) | Digital conference circuit | |
| US4007338A (en) | Switching and transmission technique using a method and arrangement of channel allocation for providing conferencing | |
| JPS5916459B2 (ja) | Ｐｃｍスイッチングシステムにおいて複数の会議を同時に実現する装置 | |
| JPS5854540B2 (ja) | 放送能力を具えた会議システム | |
| US4031328A (en) | Conferencing arrangement for use in a PCM system | |
| KR100186229B1 (ko) | 타임스위칭 및 회의통화 기능 통합 구현장치 | |
| JPH0237151B2 (ja) | ||
| US4726016A (en) | Conference system | |
| CA1146248A (en) | Multiport conference circuit with multi-frame summing | |
| JPS58168374A (ja) | 会議電話回路 | |
| JPH0316067B2 (ja) | ||
| JPH029498B2 (ja) | ||
| US4495616A (en) | PCM Conference circuit | |
| US4022991A (en) | Conferencing arrangement for use in a PCM system | |
| US7688961B2 (en) | Efficient multiplex conferencing engine | |
| JPS6126258B2 (ja) | ||
| USRE31814E (en) | Three-party conference circuit for digital time-division-multiplex communication systems | |
| US4835767A (en) | Additive PCM speaker circuit for a time shared conference arrangement | |
| JPH0646754B2 (ja) | レベル制御会議通話方式 | |
| JPS5823990B2 (ja) | 会議通話方式 | |
| JPS6324795A (ja) | 時分割スイツチ |