KR100186229B1 - 타임스위칭 및 회의통화 기능 통합 구현장치 - Google Patents

타임스위칭 및 회의통화 기능 통합 구현장치 Download PDF

Info

Publication number
KR100186229B1
KR100186229B1 KR1019950047942A KR19950047942A KR100186229B1 KR 100186229 B1 KR100186229 B1 KR 100186229B1 KR 1019950047942 A KR1019950047942 A KR 1019950047942A KR 19950047942 A KR19950047942 A KR 19950047942A KR 100186229 B1 KR100186229 B1 KR 100186229B1
Authority
KR
South Korea
Prior art keywords
data
conference call
memory
mode
time slot
Prior art date
Application number
KR1019950047942A
Other languages
English (en)
Other versions
KR970056671A (ko
Inventor
박재민
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950047942A priority Critical patent/KR100186229B1/ko
Priority to RU96123246/09A priority patent/RU2154911C2/ru
Priority to CN96118577A priority patent/CN1085033C/zh
Priority to US08/761,887 priority patent/US5959977A/en
Publication of KR970056671A publication Critical patent/KR970056671A/ko
Application granted granted Critical
Publication of KR100186229B1 publication Critical patent/KR100186229B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/58—Arrangements providing connection between main exchange and sub-exchange or satellite
    • H04Q3/62—Arrangements providing connection between main exchange and sub-exchange or satellite for connecting to private branch exchanges
    • H04Q3/625—Arrangements in the private branch exchange
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/42—Systems providing special services or facilities to subscribers
    • H04M3/50—Centralised arrangements for answering calls; Centralised arrangements for recording messages for absent or busy subscribers ; Centralised arrangements for recording messages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/42—Systems providing special services or facilities to subscribers
    • H04M3/56—Arrangements for connecting several subscribers to a common circuit, i.e. affording conference facilities
    • H04M3/561—Arrangements for connecting several subscribers to a common circuit, i.e. affording conference facilities by multiplexing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13036—Serial/parallel conversion, parallel bit transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13103—Memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13106—Microprocessor, CPU
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13213—Counting, timing circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13216—Code signals, frame structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1322—PBX
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1324—Conference call
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13292—Time division multiplexing, TDM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13299—Bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1332—Logic circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13322—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Astronomy & Astrophysics (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Telephonic Communication Services (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Sub-Exchange Stations And Push- Button Telephones (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
사설교환기에서 타임스위칭 및 회의통화 기능을 통합하여 구현하는 장치
2. 발명이 해결하려고 하는 기술적 과제
타임스위칭 및 회의통화 기능을 통합하여 원칩으로 구현하며, 타임스위칭 및 회의통화기능에 대한 상위 제어부의 제어를 간단히 하도록 한다.
3. 발명의 해결방법의 요지
타임스위칭 내부회로에 디지탈로 회의통화에 대한 데이타 처리 가능하도록 하는 디지탈 회의통화부(18)를 구현하고, CPU의 제어를 받는 CPU인터페이스(32)가 커넥션 제어워드로서 제어하여 이를 동작시킨다.
4. 발명의 중요한 용도
다자간 통화

Description

타임스위칭 및 회의통화 기능 통합 구현장치
제1도는 종래 타임스위칭 및 회의통화 기능이 구현된 장치도
제2도는 본 발명의 타임스위칭 및 회의통화 기능 통합 구현장치도
제3도는 타임슬롯 직렬/병렬변환 및 병렬/직렬변환을 보여주는 도면
제4도는 제2도중 디지탈 회의통화부(18)의 구체 블럭도
제5도는 제4도중 이득제어부(48)의 구체블럭도
제6도는 커넥션 제어워드의 비트맵을 보여주는 도면
본 발명은 사설교환기에 관한 것으로, 특히 타임스위칭 및 회의통화(conference call) 기능을 통합하여 구현하는 장치에 관한 것이다.
사설교환기에서 회의통화라 함은 3자 이상이 동시에 통화할 수 있는 기능을 말한다. 현재 사용되는 사설교환기에 회의통화 기능을 구현한 장치는 제1도와 같다. 타임스위치(2)의 입출력포트에는 m+n개의 하이웨이가 연결되어 있다. 연결된 m+n개의 하이웨이중에서 m개의 하이웨이는 회의통화부(4)와 연결되어 있다.
CPU는 CPU인터페이스를 통하여 타임스위치(2)를 제어하여 입력하이웨이중에서 회의통화그룹에 해당하는 입력채널을 회의통화부(4)의 하이웨이(6)에 제공토록 한다. 회의통화부(4)는 상기 하이웨이(6)를 통하여 입력되는 채널에 대한 회의통화 기능을 수행한다. 이때 회의통화기능의 동작은 CPU인터페이스를 통해 설정된 회의통화 그룹별로 행해진다. 회의통화기능의 동작이 끝난 채널은 다시 타임스위치(2)의 입력하이웨이(8)를 통하여 타임스위치(2)로 데이타를 출력하고, 타임스위치(2)는 타임스위칭 제어를 수행하여 최종의 출력하이웨이상으로 해당 채널데이타를 출력한다.
제1도와 같은 종래 기술에서는 CPU가 타임스위칭 및 회의통화 기능에 대한 제어를 CPU인터페이스를 통하여 별도로 하여야 하는 번거로움이 있었다. 또한 타임스위치(2)에서 하이웨이는 결국 허용 가입자수를 결정하는 중요한 요소가 되는데, 제1도와 같은 기술에서는 전체 n+m개의 하이웨이 중에서 m개의 하이웨이는 일반가입자에게 할당되지 못하고 시스템 자원으로만, 즉 회의통화 기능으로만 사용된다.
따라서 본 발명의 목적은 타임스위칭 및 회의통화 기능을 통합하여 구현하는 장치를 제공하는데 있다.
본 발명의 다른 목적은 타임스위칭 및 회의통화기능에 대한 상위 제어부의 제어를 간단히 구현하는 장치를 제공하는데 있다.
본 발명에서 하이웨이(highway)라 함은 32채널을 수용하는 하이웨이를 지칭하는 것임을 이해하여야 한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
제2도는 본 발명의 타임스위칭 및 회의통화 기능을 통합하여 원칩으로 구현한 장치의 블럭도를 보여주고 있다. 원칩화된 제2도의 블럭을 참조하면, 본 발명의 실시예에 따른 기능통합구현장치에는 디지탈로 회의통화에 대한 데이타 처리가 가능하도록 하는 디지탈 회의통화부(18)를 포함하고 있으며, CPU(Central Processing Unit)의 제어를 받는 CPU인터페이스(32)에서 이를 제어하도록 되어 있다. 그리고, 제2도에서 타임스위칭기능의 회로들은 멀티플랙서(16) 및 상기 디지탈 회의통화부(18)를 제외한 구성들로 이루어져 있다.
제2도를 참조하면, 16개의 하이웨이는 직병렬변환부(10)에 연결되어 있다. 직병렬변환부(10)는 32개의 하이웨이상의 각 채널 PCM 시리얼데이타를 제3도에 도시된 바와 같이 변환하여 패러럴데이타로 출력한다. 직병렬변환부(10)는 16개의 쉬프트레지스터와 8비트 래치로 구성되어 있으며, 각 채널의 시리얼데이타를 한바이트의 타임슬롯으로 변환한다. 상기 직병렬변환부(10)로부터 출력되는 패러럴데이타는 멀티플랙서(12)에 인가된다. 멀티플랙서(12)는 하이웨이별로 변환된 타임슬롯을 어드레스카운터(24)에서 출력되는 MUX_CNT 신호에 응답하여 순차적으로 데이타메모리(14)로 보낸다. 상기 어드레스카운터(24)는 프레임펄스및 다양한 클럭신호 CLK4M, CLK8M, CLK16M을 입력으로 카운팅동작을 수행하여, 멀티플랙서들을 제어하는 MUX_CNT신호를 여러 멀티플랙서(12, 16, 26, 28)의 선택단(S)에 인가한다. 그리고 주기적인 리드어드레스를 멀티플랙서(28)의 입력단0에 인가하며, 한 타임슬롯 시간당 순차적 라이트에 대응된 어드레스를 3입력 멀티플랙서(26)의 입력단0에 인가한다.
데이타메모리(14)는 3입력 멀티플랙서(26)가 MUX_CNT신호에 의해 입력단0을 선택시, 상기 3입력 멀티플랙서(26)에서 출력되는 한 타임슬롯 시간당 순차적 라이트 어드레스에 의거하여 멀티플랙서(12)로부터 출력되는 타임슬롯을 순차적으로 저장한다. 이때 어드레스카운터(24)에서 발생된 후 3입력 멀티플랙서(26)를 통해 데이타메모리(14)에 인가되는 라이트어드레스(write address)는, 제3도에 보여지는 바와 같은 각 입력 하이웨이상의 타임슬롯번호(TS0,...,TS511)에 따라 순차적으로 발생된다. 그러므로, 데이타메모리(14)는 512바이트 램(=8×512)으로 구성되는 것이 바람직하다.
데이타메모리(14)의 동작은 한 타임슬롯 시간당 순차적 라이트, 랜덤리드, 리드메시지모우드시의 CPU에서의 리드동작을 수행한다. 이를 위하여 3입력 멀티플랙서(26)가 있다. 한 타임슬롯 시간당 순차적 라이트 제어 신호는 어드레스카운터(24)에서 3입력 멀티플랙서(26)의 입력단0으로 인가되고, 랜덤리드동작의 어드레스는 커넥션메모리(30)상의 커넥션 제어워드에서 상기 3입력 멀티플랙서(26)의 입력단1에 인가된다. 그리고 CPU리드 동작시의 어드레스는 CPU로부터 상기 3입력 멀티플랙서(26)의 입력단1에 바로 인가된다.
커넥션메모리(30)는 출력하이웨이상의 각 채널에 일대일 대응하는 커넥션 제어워드포트(16비트 포트)를 가지고 있다. 따라서 512워드의 램으로 구성된다. 상기 커넥션 제어워드포맷은 제6도와 같다.
제6도를 참조하면, D0~D3로 구성된 입력 하이웨이 코드비트와 D4~D8로 구성된 입력채널코드비트, 즉 하위 9비트(D8~D0)는 데이타메모리 랜덤리드 동작의 어드레스로 공급된다. 그에 따라 데이타메모리(14)가 출력채널과 입력채널을 대응시킴으로써 타임스위칭 동작은 이루어지게 된다. 비트 D9는 해당 출력하이웨이채널의 3상태를 제어하는 비트이다. D10~D13으로 구성된 제어코드는 회의통화모우드시 해당 채널이 속하는 회의통화그룹 ID를 지정하고, 일반통화모우드와 라이트메세지모우드를 지정한다. D14~D15로 구성된 이득제어코드는 채널별 이득제어코드비트로서 디지탈 회의통화부(18)내에 있는 이득제어부(제4도의 48)로 인가된다.
메시지라이트 모드는 제2도의 멀티플랙서(16)에 의해서 선택된다. 상기 메시지라이트 모우드일때 커넥션메모리(30)상의 커넥션 제어워드의 하위바이트(D0~D7)가 선택되어 나감으로써 실현된다. 그리고 스위칭모우드일때에는 데이타메모리(14)의 타임슬롯 바이트가 선택되어 나감으로 실현된다.
한편 커넥션메모리(30)의 억세스는 CPU의 입력/라이트와 통합장치(제2도) 내부에 있는 어드레스카운터(24)에 의한 순차적 리드동작으로 나누어진다. 상기 억세스는 멀티플랙서(28)에 의하여 선택되고, 선택된 어드레스가 상기 커넥션메모리(30)에 인가된다.
CPU인터페이스(32)는 CPU의 입력상위어드레스비트로부터 내부블럭(커넥션메모리(30), 디지탈 회의통화부(18), 데이타메모리(14) 등) 인에이블신호를 생성하고, 비동기버스동작을 위한(Data Transfer Acknowledge)신호를 생성한다. 또한 CPU리드 동작시 여러 내부 소오스 데이타를 선택하여 CPU데이타버스로 출력시킨다. CPU인터페이스(32)에 인가되는 신호는 칩선택신호, 데이타 스트로브신호, 리드/라이트신호등이 있으며, 신호 BD는 양방향데이타버스를 나타낸다.
디지탈 회의통화부(18)는 다자간(多者間) 통화를 구현하는 블럭으로서 데이타메모리(14)로부터 출력되는 타임슬롯데이타와 그 타임슬롯의 어트리뷰트(attribute: 즉 D15~D10의 상태들)에 해당하는 커넥션메모리(30)의 커넥션 제어워드의 제어코드비트에 있는 회의통화그룹ID (D13~D10)과 이득제어코드 비트(D15, D14)를 입력받아 디지탈 합 및 빼기(summation and subtraction)을 행한다.
후술될 제4도의 동작설명에서는 상기 회의통화그룹ID (D13~D10)를 CON_GRP라 표기하고, 상기 이득제어코드비트(D15, D14)를 GAIN라 표기하고 있음을 이해하여야 한다.
제4도는 디지탈 회의통화부(18)의 구체블럭도로서, 회의통화용 메모리(40), 멀티플랙서(42), 노이즈 리덕션부(44), 데이타신장부(46), 이득제어부(48), 어큐뮤레이터(50), 가산부(52), 오버플로우체크부(54) 및 데이타 압축부(56)로 구성된다.
회의통화그룹ID인 CONF_GRP, 및 이득제어코드비트 GAIN가 인가되지 않으면 일반통화상태이므로 그에 따른 PCM신호는 멀티플랙서(42), 노이즈 리덕션부(44), 데이타신장부(46), 이득제어부(48), 가산부(52), 오버플로우체크부(54), 및 데이타 압축부(56)를 통하여 거쳐서 출력된다. 그러나 회의통화그룹 ID인 CON_GRP, 및 이득 제어코드비트 GAIN가 인가되면 하기와 같은 회의통화시의 동작을 수행한다.
제4도를 참조하여 회의통화시의 동작을 설명하기에 앞서, n번째 프레임의 세개의 타임슬롯을 a[n], b[n], c[n]라고 정의하고 이것이 회의통화 그룹 X에 속한다고 하면, 현재 ACC_X[N-1]=a[n-1]+b[n-1]+c[n-1]이 어큐뮤레이터(50)에 저장되어 있을 것이다. 여기서, ACC_X[N-1]은 상기 회의통화그룹 X의 이전신호들의 합이 어큐뮤레이터(50)에 저장되어 있음을 의미한다.
이러한 상태에서 n번째 프레임에서의 동작을 설명하면 다음과 같다. 디지탈 회의통화부(18)는 한 타임슬롯내에서 빼기모우드와 더하기모우드를 모두 수행한다.
먼저 빼기모우드일 때의 동작을 설명한다. 타임슬롯 a[n]이 입력되면 메모리(40)에 저장되어 있던 a[n-1]이 멀티플랙서(42)와 그 다음의 일련의 프로세싱 블럭들(즉 노이즈 리덕션부(44), 데이타신장부(46) 및 이득제어부(48))을 거치고, 가산부(52)를 거치면 결국 a←ACC_X[n-1]-LIN(a[n-1])이 된다. 여기서, LIN은 데이타 신장부(46)의 함수이름이고, LIN(a[n-1])는 a[n-1]이 멀티플랙서(442 다음의 일련의 프로세싱 블럭들을 거쳤을 때 값이다. 따라서 가산부(52)는 빼기모우드이므로 어큐뮤레이터(50)의 값 ACC_X[n-1]과 상기 프로세싱된 값 LIN(a[n-1])을 빼게 된다. 그러므로 a의 의미는 3사람의 음성중 자신의 음성만 뺀값이다. 이것은 회의통화중 다른사람들의 음성만 듣게해 준다.
다음으로 더하기 모우드를 설명한다. 상기 빼기모우드가 수행된후 바로 더하기 모우드가 수행된다. 이때에는 다음번(n+1번째)의 빼기모우드를 위하여 n번재 프레임 ACC_X[n]을 구해야 한다.
따라서 PCM데이타중 a[n], b[n], c[n]은 입력되는 순서대로 회의 통화용 메모리(40)에 저장될 뿐만 아니라, 멀티플랙서(42), 노이즈 리덕션부(44), 데이타 신장부(46), 이득제어부(48)를 거쳐서 소정의 프로세싱이 수행된후 가산부(52)에 가산되고 어큐뮤레이터(50)에 저장된다. 가산부(52)에 가산되고 어큐뮤레이터(50)에 저장된 값은 ACC_X[n]←LIN(a[n])+LIN(b[n])+LIN(c[n])이 된다.
제4도에서, 프로세싱되는 블럭들의 동작을 설명한다. 노이즈 리덕션부(44)는 그룹별 회의통화제어 레지스터에서 오는 노이즈 리덕션코드 NR에 응답하여 동작하며, 상기 노이즈 리덕션 코드 NR에 정의되는 노이즈에 해당하는 PCM값이 입력되면 PCM 0를 만들어준다. 예를 들면, NR=11이면 첫번째 세그먼트상의 16번재 PCM값, 즉 00H~0FH가 모두 00H로 출력된다. 즉 상기 노이즈 리덕션부(44)는 PCM상의 채널노이즈를 디지탈적으로 없애주는 회로이다. 데이타 신장부(46)는 압신모드에 따라 입력되는 PCM데이타를 리니어데이타로 신장한다. 그리고 상기 이득제어부(48)는 오버플로우체크부(54)에서 오버플로우신호가 발생함에 따라 커넥션 메모리(30)의 커넥션 제어워드에서 제공되는 GAIN신호에 응답하여 이득을 제어한다.
이득제어부(48)의 구체 블럭도는 제5도에 도시되어 있다. 이득제어부(18)는 2개의 멀티플랙서(60,62)와 한개의 가산기(64)로 구성되는 것으로 4단계 이득제어를 수행한다. 각 GAIN신호에 따른 가산기(64)의 입력(A,B) 및 출력은 다음과 같다.
회의통화 동작시 가산부(52)에서 구해진 a, 즉 화자의 음성외의 다른사람들의 음성들은 오버플로우체크부(54)에서 오버플로우체크가 수행된다. 오버플로우체크는 여러 사람의 음성이 합해짐에 따라 처리 불가능한 미리 정해진 값이 되었을때 수행된다. 오버플로우가 발생되면 오버플로우체크부(54)는 오버플로우신호를 CPU인터페이스(32)로 통하여 CPU로 제공된다. CPU는 그에 따라 커넥션메모리(30) 상의 커넥션 제어워드중 이득제어코드를 적절한 값으로 인가한다. 상기한 바와 같이 오버플로우체크부(54)에서 오버플로우 체크된 신호는 데이타압축부(56)에서 PCM데이타로 압축되어 출력되므로 디지탈 회의통화부(18)에서의 동작이 끝난다.
디지탈 회의통화부(18)에서 출력되는 PCM신호는 즉 스위칭/회의통화된 타임슬롯은 제2도의 디멀티플랙서(20)에 인가된다.
제2도로 다시 돌아가면, 디멀티플랙서(20)는 디지탈 회의통화부(18)에서 출력되는 신호를 디멀티플랙싱을 수행하여 병렬데이타를 출력하고, 병직렬변환부(22)는 디멀티플랙서(20)에서 출력되는 병렬데이타를 직렬로 변환하여 출력하이웨이상에 인가한다.
상술한 바와 같이 본 발명은 타임스위칭 및 회의통화기능을 통합하므로 시스템의 자원 및 비용을 절감하는 효과가 있다. 또한 스위칭 및 회의통화 동작에 대한 CPU의 제어가 간단해진다는 장점이 있다.

Claims (3)

  1. 사설교환기에서 타임스위칭 및 회의통화 기능을 통합하여 구현하는 장치에 있어서, 타임스위치 입력하이웨이상의 각 채널 시리얼데이타를 패러럴데이타 변환하고 채널별로 다중화하는 수단과, 프레임펄스 및 각종 클럭신호를 입력으로 카운팅을 수행하여 순차적 데이터 라이트 어드레스, 멀티플랙서제어신호, 주기적리드 어드레스를 출력하는 어드레스 카운팅수단과, 상위 제어수단의 채널스위칭 제어에 따른 커넥션제어워드에 포함된 데이타 리드에 응답하여 랜덤리드어드레스를 출력하는 커넥션 메모리수단과, 상기 라이트어드레스에 응답하여 데이타를 순차적으로 라이트하고 상기 랜덤 리드 어드레스에 응답하여 저장된 데이타를 임의로 리드하고, 리드메시지모우드시의 상위 제어부에서의 리드동작에 응답하여 데이타를 리드하여 채널 스위칭을 수행하는 데이타메모리와, 상기 상위제어부의 제어를 디지탈 회의통화수단, 상기 커넥션메모리수단과 데이타메모리와 인터페이스하게 하는 인터페이스수단과, 상기 데이타메모리에서 출력되는 타임슬롯데이타와 그 타임슬롯의 속성에 해당하는 상기 커넥션메모리수단의 커넥션 제어워드에 있는 회의통화그룹정보와 이득제어정보를 입력받아 회의통화 타임슬롯데이타에 대한 디지탈 빼기 및 합을 수행하여 회의통화를 형성하는 디지탈 회의통화수단과, 상기 디지탈 회의통화수단의 출력을 하이웨이별로 역다중화하고 패러럴데이타를 시리얼데이타로 변환하여 타임스위치 출력하이웨이상에 인가하는 수단으로 구성함을 특징으로 하는 장치.
  2. 제1항에 있어서, 상기 디지탈 회의통화수단은 상기 회의통화그룹정보에 따른 회의통화 타임슬롯데이타를 각각 저장하는 회의용 통화메모리수단과, 빼기모우드시에는 상기 통화메모리수단으로부터 출력되는 하나의 입력 타임 슬롯데이타의 이전 데이타를 선택하고 더하기 모우드시에는 상기 하나의 입력타임 슬롯데이타를 선택하는 선택수단과, 상기 선택수단의 출력을 노이즈제거, 데이타신장, 상기 이득제어정보에 의거한 이득제어를 수행하는 제1데이타 프로세싱수단과, 상기 빼기모우드시에는 이미 누적된 이전의 입력타임슬롯데이타들의 합에서 상기 제1데이타 프로세싱수단에서 프로세싱된 하나의 입력타임슬롯데이타를 빼고, 상기 더하기모우드시에는 하나씩 입력되어 제1데이타 프로세싱수단에서 프로세싱된 입력타임슬롯 데이타들을 합하는 연산수단과, 상기 입력타임슬롯데이타들의 합을 다음의 빼기모우드시를 위하여 누적하는 누적수단과, 상기 연산수단에서 출력되는 데이타에서 오버플로우를 체크하고 데이타를 압축하여 출력하는 제2데이타 프로세싱수단으로 구성함을 특징으로 하는 장치.
  3. 제1항에 있어서, 상기 커넥션메모리수단의 커넥션 제어워드는, 상기 데이타메모리 랜덤리드 동작시 어드레스를 나타내는 비트들과, 회의통화모우드시 해당 채널이 속하는 회의통화그룹 ID를 지정하고, 일반통화모우드와 메세지라이트모우드를 지정하는 비트들과, 채널별 이득제어를 수행하는 채널별 이득제어코드비트들을 포함하고 있음을 특징으로 하는 장치.
KR1019950047942A 1995-12-08 1995-12-08 타임스위칭 및 회의통화 기능 통합 구현장치 KR100186229B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950047942A KR100186229B1 (ko) 1995-12-08 1995-12-08 타임스위칭 및 회의통화 기능 통합 구현장치
RU96123246/09A RU2154911C2 (ru) 1995-12-08 1996-12-06 Устройство коммутации и конференц-связи в системе обмена информацией
CN96118577A CN1085033C (zh) 1995-12-08 1996-12-06 实现组合时间交换与会议呼叫功能的装置
US08/761,887 US5959977A (en) 1995-12-08 1996-12-09 Apparatus for embodying combined time switching and conference calling functions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950047942A KR100186229B1 (ko) 1995-12-08 1995-12-08 타임스위칭 및 회의통화 기능 통합 구현장치

Publications (2)

Publication Number Publication Date
KR970056671A KR970056671A (ko) 1997-07-31
KR100186229B1 true KR100186229B1 (ko) 1999-05-15

Family

ID=19438696

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950047942A KR100186229B1 (ko) 1995-12-08 1995-12-08 타임스위칭 및 회의통화 기능 통합 구현장치

Country Status (4)

Country Link
US (1) US5959977A (ko)
KR (1) KR100186229B1 (ko)
CN (1) CN1085033C (ko)
RU (1) RU2154911C2 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100204918B1 (ko) * 1997-05-23 1999-06-15 윤종용 워드 오퍼레이션을 수행하는 제어메모리를 갖춘 타임스위치 및 이의 제어방법
CN1112789C (zh) * 1999-04-05 2003-06-25 深圳市中兴通讯股份有限公司 一种多页顺写控读数字交换单元
US6715058B1 (en) * 1999-09-28 2004-03-30 Texas Instruments Incorporated Apparatus and method for a sorting mode in a direct memory access controller of a digital signal processor
ES2287345T3 (es) * 2001-11-21 2007-12-16 Interdigital Technology Corporation Estacion de base que tiene una interfaz de bus serie/paralelo hibrida.
US7257115B2 (en) * 2002-07-25 2007-08-14 Integrated Device Technology, Inc. Data memory address generation for time-slot interchange switches
US20040190701A1 (en) * 2003-03-28 2004-09-30 Versatel Networks Inc. Apparatus and method for a distributed conference bridge
LT5300B (lt) * 2005-02-15 2005-12-27 Adonis GRIGARAVIČIUS Ryšio tarp mobilaus telefono abonentų užmezgimo būdas ir įrenginys
US20080162836A1 (en) * 2006-12-29 2008-07-03 Wojciechowski Roy D Staggered interleaved memory access
CN101136733B (zh) * 2007-04-26 2010-08-18 中兴通讯股份有限公司 一种多通道数字自动增益控制装置
US7945745B2 (en) 2007-09-17 2011-05-17 General Electric Company Methods and systems for exchanging data
US20100162034A1 (en) * 2008-12-17 2010-06-24 Digium, Inc. System and Method for Providing IP PBX Service

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US34305A (en) * 1862-02-04 Improvement in apparatus for shrinking tires
FR2376572A1 (fr) * 1976-12-30 1978-07-28 Roche Alain Circuits de conversion serie-parallele et de multiplexage ou de conversion parallele-serie et de demultiplexage pour des multiplex numeriques
US4481624A (en) * 1982-06-24 1984-11-06 At&T Bell Laboratories Linear time division multiplexed conferencer
DE3333775A1 (de) * 1983-09-19 1985-04-18 Siemens AG, 1000 Berlin und 8000 München Digitalsignal-kanalverteiler
US4627046A (en) * 1984-04-26 1986-12-02 Data General Corp. Programmable feature card
CA1279393C (en) * 1987-01-23 1991-01-22 A. David Milton Digital signal processing system
JP2509089B2 (ja) * 1987-03-13 1996-06-19 国際電信電話株式会社 時分割通話路スイツチ回路
US4809261A (en) * 1987-07-10 1989-02-28 Solid State Systems, Inc. Space and time switch for 22 PCM highways
US4858227A (en) * 1987-08-25 1989-08-15 Solid State Systems, Inc. Space and time having multiplexed memories
US4819226A (en) * 1987-11-10 1989-04-04 Bell Communications Research, Inc. Framer circuit for use in a DTDM network
JPH01243767A (ja) * 1988-03-25 1989-09-28 Toshiba Corp 会議通話方式
US4888765A (en) * 1988-08-22 1989-12-19 Rockwell International Corporation Digital loop carrier system having programmable timeslot and bandwidth allocation circuit
US4970718A (en) * 1989-03-03 1990-11-13 Digital Equipment Corporation Apparatus for supplying channel-control signals and maintenance signals in a serial data concentrator system
US5123012A (en) * 1989-06-06 1992-06-16 Mitsubishi Denki Kabushiki Kaisha Time division switching apparatus
US5329579A (en) * 1992-07-27 1994-07-12 At&T Bell Laboratories Modular adjunct processor made of identical multi-function modules adaptable under direction of one of them to perform any of the adjunct-processor functions
JPH0698031A (ja) * 1992-09-14 1994-04-08 Fujitsu Ltd ディジタル会議トランクシステム
EP0613282B1 (de) * 1993-02-23 1998-04-29 Siemens Aktiengesellschaft Schaltungsanordnung zur Herstellung von Konferenzverbindungen in einer digitalen Zeitmultiplex-Fernmeldevermittlungsstelle

Also Published As

Publication number Publication date
US5959977A (en) 1999-09-28
KR970056671A (ko) 1997-07-31
RU2154911C2 (ru) 2000-08-20
CN1085033C (zh) 2002-05-15
CN1158070A (zh) 1997-08-27

Similar Documents

Publication Publication Date Title
US4730306A (en) Conference system
US5007049A (en) Electronic exchange having a conference telephone communication function and conference telephone communication method
US4109111A (en) Method and apparatus for establishing conference calls in a time division multiplex pulse code modulation switching system
CA1090909A (en) Communication system using intelligent network processor
US4901308A (en) Digital bridge for a time slot interchange digital switched matrix
US3997727A (en) Time division multiplexed digital switching apparatus
KR100186229B1 (ko) 타임스위칭 및 회의통화 기능 통합 구현장치
US4301531A (en) Three-party conference circuit for digital time-division-multiplex communication systems
US4224688A (en) Digital conference circuit
US3984643A (en) Method and apparatus for establishing a plurality of simultaneous conferences in a PCM switching system
US4388717A (en) Conference circuit for PCM system
IE43367B1 (en) Method and apparatus for establishing a plurality of simultaneous conferences in a pcm switching system
JPH0238033B2 (ko)
US4825433A (en) Digital bridge for a time slot interchange digital switched matrix
EP0116067A1 (en) DEMULTIPLEX CIRCUIT.
US3812294A (en) Bilateral time division multiplex switching system
US4495616A (en) PCM Conference circuit
US4726016A (en) Conference system
JPS58168374A (ja) 会議電話回路
CA1151327A (en) Digital conference circuit and method
USRE31814E (en) Three-party conference circuit for digital time-division-multiplex communication systems
KR100228790B1 (ko) 디지탈 키폰 주장치용 콘트롤러
KR100201278B1 (ko) 교환기에 있어서 타임 스위칭 및 회의 통화 겸용 회로
JP2001515670A (ja) 時間スイッチ段及びスイッチ
US4835767A (en) Additive PCM speaker circuit for a time shared conference arrangement

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121129

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20131128

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee