JPS6141218A - デイジタル減衰器 - Google Patents
デイジタル減衰器Info
- Publication number
- JPS6141218A JPS6141218A JP16184684A JP16184684A JPS6141218A JP S6141218 A JPS6141218 A JP S6141218A JP 16184684 A JP16184684 A JP 16184684A JP 16184684 A JP16184684 A JP 16184684A JP S6141218 A JPS6141218 A JP S6141218A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- address
- memory
- digital
- pcm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/0054—Attenuators
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ディジタル電子交換機等に使用するディジタ
ル減衰器に関する。
ル減衰器に関する。
従来例の構成とその問題点
一般にディ之り化減衰器を構成する場合には、第1図に
示すようにディジタル信号Aを−Hディジタルーアナロ
グ変換器1によってアナログ信号Bに変換し、ここで減
衰器2を用いて減衰させ。
示すようにディジタル信号Aを−Hディジタルーアナロ
グ変換器1によってアナログ信号Bに変換し、ここで減
衰器2を用いて減衰させ。
それをアナログ−ディジタル変換器3によって再びディ
ジタル信号CK変換するようにしている。
ジタル信号CK変換するようにしている。
しかしながら、この種のものでは別個にディジタル−ア
ナログ変換器1.アナログ−ディジタル変換器3を必要
とし、全体としてその構成が非常に複雑になるという問
題があった。また、この種のものでは、減衰量の切換え
を行なう場合、別に減衰量切換用制御信号りに制御され
る減衰量選択回路4を用い、この選択回路4によって上
記減衰器2を構成する抵抗Rsl〜Rsnを切換えるよ
うにししおシ、減衰量の切換えを数多く可能にするため
にはそれだけ多くの抵抗Rs、〜Rsnを必要とし、全
体としてその構成が非常に複雑になるという問題があっ
た。
ナログ変換器1.アナログ−ディジタル変換器3を必要
とし、全体としてその構成が非常に複雑になるという問
題があった。また、この種のものでは、減衰量の切換え
を行なう場合、別に減衰量切換用制御信号りに制御され
る減衰量選択回路4を用い、この選択回路4によって上
記減衰器2を構成する抵抗Rsl〜Rsnを切換えるよ
うにししおシ、減衰量の切換えを数多く可能にするため
にはそれだけ多くの抵抗Rs、〜Rsnを必要とし、全
体としてその構成が非常に複雑になるという問題があっ
た。
発明の目的
本発明は、以上のような従来の欠点を除去するものであ
シ、ディジタル−アナログ変換器やアナログ−ディジタ
ル変換器を用いることなく、簡単に、かつ正確にディジ
タル信号をアナログ信号で減衰させたと同様に減衰させ
ることのできる優れたディジタル減衰器を提供すること
を目的とするものである。
シ、ディジタル−アナログ変換器やアナログ−ディジタ
ル変換器を用いることなく、簡単に、かつ正確にディジ
タル信号をアナログ信号で減衰させたと同様に減衰させ
ることのできる優れたディジタル減衰器を提供すること
を目的とするものである。
発明の構成
本発明は、入力されるディジタル信号をそのままアドレ
ス信号として動作するメモリーを使用し、このメモリー
の各アドレスにそれぞれ上記ディジタル信号を減衰させ
た状態のディジタル信号をメモリーシておき、上記ディ
ジタル信号で上記メモリーの各アドレスを指定し、上記
アドレスにメモリーされた上記各減衰されたディジタル
信号を取出すように構成したものである。
ス信号として動作するメモリーを使用し、このメモリー
の各アドレスにそれぞれ上記ディジタル信号を減衰させ
た状態のディジタル信号をメモリーシておき、上記ディ
ジタル信号で上記メモリーの各アドレスを指定し、上記
アドレスにメモリーされた上記各減衰されたディジタル
信号を取出すように構成したものである。
実施例の説明
第2図は本発明のディジタル減衰器における一実施例の
概略構成図であシ、図中、5は8ビット圧縮PCM信号
等のディジタル信号A、減衰量切換用の制御信号り、P
CM圧縮方式の切換信号E等をアドレス信号をして入力
する1ワード8ビツトのメモリーである。尚、このメモ
リーは第3図に示すようにPCM圧縮方式の切換信号E
を最上桁のアドレスとしてμ−1ow方式のデータ領域
、A−1ow方式のデータ領域に分けられている。そし
て、これらの領域は更に制御信号りを次の桁のアドレス
として、各々の減衰量に対応する領域に分けられている
。そして、各減衰量に対応する領域には、ディジタル信
号Aをアドレスとして、それぞれのPCM圧縮方式、そ
れぞれの減衰量に対応する減衰されたディジタル信号が
データとしてメモリーされている。すなわち、8ビット
圧縮PCM信号がPCM圧縮方式に従い、12ビツト又
は13ビ・トの線形符号に変換され、10い倍(但しX
は減衰量dB)され、再びPCM圧縮方式にしたがって
、8ビット圧縮PCM信号に変換され、各領域の各アド
レスにデータとしてメモリーされている。したがって、
各PCM圧縮方式の各減衰量の各々の領域に256ずつ
のアドレスが存在し、これらのアドレスに対応してそれ
ぞれの減衰結果にもとづくディジタル信号がそれぞれ1
対1の関係でメモリーされていることになる。
概略構成図であシ、図中、5は8ビット圧縮PCM信号
等のディジタル信号A、減衰量切換用の制御信号り、P
CM圧縮方式の切換信号E等をアドレス信号をして入力
する1ワード8ビツトのメモリーである。尚、このメモ
リーは第3図に示すようにPCM圧縮方式の切換信号E
を最上桁のアドレスとしてμ−1ow方式のデータ領域
、A−1ow方式のデータ領域に分けられている。そし
て、これらの領域は更に制御信号りを次の桁のアドレス
として、各々の減衰量に対応する領域に分けられている
。そして、各減衰量に対応する領域には、ディジタル信
号Aをアドレスとして、それぞれのPCM圧縮方式、そ
れぞれの減衰量に対応する減衰されたディジタル信号が
データとしてメモリーされている。すなわち、8ビット
圧縮PCM信号がPCM圧縮方式に従い、12ビツト又
は13ビ・トの線形符号に変換され、10い倍(但しX
は減衰量dB)され、再びPCM圧縮方式にしたがって
、8ビット圧縮PCM信号に変換され、各領域の各アド
レスにデータとしてメモリーされている。したがって、
各PCM圧縮方式の各減衰量の各々の領域に256ずつ
のアドレスが存在し、これらのアドレスに対応してそれ
ぞれの減衰結果にもとづくディジタル信号がそれぞれ1
対1の関係でメモリーされていることになる。
次に、上記実施例の動作について説明する。8ビット圧
縮PCM信号A、制御信号り、切換信号Eがそれぞれ各
桁のアドレス信号として入力されると、メモリー5に記
憶された各アドレスに対応するデータが出力信号Fとし
て出力されることになシ、結果的に減衰されたディジタ
ル信号が出力されることになる。
縮PCM信号A、制御信号り、切換信号Eがそれぞれ各
桁のアドレス信号として入力されると、メモリー5に記
憶された各アドレスに対応するデータが出力信号Fとし
て出力されることになシ、結果的に減衰されたディジタ
ル信号が出力されることになる。
このように上記実施例によれば、8ビット圧縮PCM信
号A、減衰量切換制御信号り、PCM圧縮圧縮方式切換
信号子れぞれアドレス信号として、そのアドレスに対応
する領域にそれぞれ上記PCM信号Aを上記減衰量、上
記圧縮方式にしたがって減衰した結果としてのデータを
メモリーシておくように構成しておシ、シたがって、次
のような効果を期待することができる。
号A、減衰量切換制御信号り、PCM圧縮圧縮方式切換
信号子れぞれアドレス信号として、そのアドレスに対応
する領域にそれぞれ上記PCM信号Aを上記減衰量、上
記圧縮方式にしたがって減衰した結果としてのデータを
メモリーシておくように構成しておシ、シたがって、次
のような効果を期待することができる。
(a)PCM圧縮方式(It −Law、 A−1aw
方式)の変更に対しても、アドレスの切替えで充分に行
なうことができ、回路の共用化が著しく容易になる。
方式)の変更に対しても、アドレスの切替えで充分に行
なうことができ、回路の共用化が著しく容易になる。
(b) 減衰量の切換えを、メモリアクセス領域の変
更で行なうようにしているため、所要の減衰量を得るだ
めの回路がきわめて簡単になシ、また減衰量の設定数も
自由に増減することができ、この場合でも全体としての
構成及び規模をほとんど変更しなくても良いという利点
を有する。
更で行なうようにしているため、所要の減衰量を得るだ
めの回路がきわめて簡単になシ、また減衰量の設定数も
自由に増減することができ、この場合でも全体としての
構成及び規模をほとんど変更しなくても良いという利点
を有する。
(C) 減衰量をメモリに書き込むデータ処理で行な
うようにしているため、任意の減衰量を同一回路構成で
実現することができる。また、信号の減衰だけではなく
、信号の増幅忙ついても同一回路構成で容易に実現する
ことができる。
うようにしているため、任意の減衰量を同一回路構成で
実現することができる。また、信号の減衰だけではなく
、信号の増幅忙ついても同一回路構成で容易に実現する
ことができる。
(d) 減衰特性の変更は、メモリ内のデータの書き
替えで行なうことができ、生産時の回路調整もほとんど
必要としない。
替えで行なうことができ、生産時の回路調整もほとんど
必要としない。
(e) アナログ信号への変換が必要でないために、
回路内忙ディジタル信号とアナログ信号が混在しないこ
とになシ、全体として回路構成が著しく簡単になる。
回路内忙ディジタル信号とアナログ信号が混在しないこ
とになシ、全体として回路構成が著しく簡単になる。
発明の効果
本発明は、上記実施例よシ明らかなように減衰させたい
ディジタル信号をそのままアドレス信号として利用する
メモリーを使用し、このメモリーの各アドレスにそれぞ
れ上記ディジタル信号を減衰させた状態のディジタル信
号をメモリーシておき、上記減衰させたいディジタル信
号で上記メモリーをアドレスし、上記メモリーにメモリ
ーされた上記減衰されたディジタル信号を順次出力する
ように構成したものであシ、従来のようにディジタル−
アナログ変換器、アナログ−ディジタル変換器を全く必
要とせず、全体としてその構成を著しく簡単にすること
ができるという利点を有する。
ディジタル信号をそのままアドレス信号として利用する
メモリーを使用し、このメモリーの各アドレスにそれぞ
れ上記ディジタル信号を減衰させた状態のディジタル信
号をメモリーシておき、上記減衰させたいディジタル信
号で上記メモリーをアドレスし、上記メモリーにメモリ
ーされた上記減衰されたディジタル信号を順次出力する
ように構成したものであシ、従来のようにディジタル−
アナログ変換器、アナログ−ディジタル変換器を全く必
要とせず、全体としてその構成を著しく簡単にすること
ができるという利点を有する。
第1図は従来のディジタル減衰器の概略構成図、第2図
は本発明のディジタル減衰器における一実施例の概略構
成図、第3図は同要部の説明図である。 A・・・ディジタル信号、D・・・減衰量切換用制御信
号、E・・・PCM圧縮方式切換信号、F・・・出力信
号、5・・・メモリー。
は本発明のディジタル減衰器における一実施例の概略構
成図、第3図は同要部の説明図である。 A・・・ディジタル信号、D・・・減衰量切換用制御信
号、E・・・PCM圧縮方式切換信号、F・・・出力信
号、5・・・メモリー。
Claims (1)
- 減衰させたいディジタル信号をそのままアドレス信号と
して使用するメモリーを使用し、このメモリーの各アド
レスにそれぞれ上記ディジタル信号の上記アドレスに対
応する信号を減衰させたディジタル信号をメモリーして
おき、上記減衰させたいディジタル信号で上記メモリー
をアドレスし、上記メモリーに記憶された上記減衰させ
た状態のディジタル信号を順次出力するように構成した
ディジタル減衰器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16184684A JPS6141218A (ja) | 1984-08-01 | 1984-08-01 | デイジタル減衰器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16184684A JPS6141218A (ja) | 1984-08-01 | 1984-08-01 | デイジタル減衰器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6141218A true JPS6141218A (ja) | 1986-02-27 |
Family
ID=15743050
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16184684A Pending JPS6141218A (ja) | 1984-08-01 | 1984-08-01 | デイジタル減衰器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6141218A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2615336A1 (fr) * | 1987-05-12 | 1988-11-18 | Thomson Csf | Attenuateur pour signal numerique et modulateur utilisant un tel attenuateur |
CN109030900A (zh) * | 2018-06-28 | 2018-12-18 | 宁波环球广电科技有限公司 | Catv插片式固定衰减器识别电路 |
-
1984
- 1984-08-01 JP JP16184684A patent/JPS6141218A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2615336A1 (fr) * | 1987-05-12 | 1988-11-18 | Thomson Csf | Attenuateur pour signal numerique et modulateur utilisant un tel attenuateur |
CN109030900A (zh) * | 2018-06-28 | 2018-12-18 | 宁波环球广电科技有限公司 | Catv插片式固定衰减器识别电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR880001553B1 (ko) | 제어된 ram 신호처리기 | |
JPS58130680A (ja) | デジタル利得制御方式 | |
JPS6141218A (ja) | デイジタル減衰器 | |
US4229802A (en) | Digital adding device | |
JPS57119562A (en) | Binary-coded gradation processing method for analog picture signal | |
US4021652A (en) | Incrementally adjustable digital attenuator/amplifier | |
EP0196044A3 (en) | Image input system | |
JPS60241330A (ja) | オ−トレンジ機能付きデジタル・アナログ変換装置 | |
JPH02280532A (ja) | 信号減衰装置 | |
JPS56123073A (en) | Bicolor picture signal deciding circuit | |
KR100316644B1 (ko) | 이동통신 단말기/전화기에서 전화번호를 빠르게 재다이얼링하기위한 장치 및 그 방법 | |
JP2578940B2 (ja) | A/d変換回路 | |
KR100194416B1 (ko) | 전자식 구내 교환기의 dtmf 신호송출회로 | |
JP2764476B2 (ja) | 可変特性a/dコンバータ | |
JPS5624897A (en) | Attenuation quantity set system | |
JPS5675726A (en) | D-a converter | |
JPS5810800A (ja) | 音響信号を振幅制御で発生させるための回路 | |
JPS6324795A (ja) | 時分割スイツチ | |
KR900007065B1 (ko) | 자동이득 조절장치가 부가된 타임스위치의 직접 제어방식 | |
JPS55151234A (en) | Controller by voice of television receiver or the like | |
EP0258947A3 (en) | Video monitor interface circuit for digital color signals | |
JPH043621A (ja) | A/d変換器 | |
SU915072A1 (ru) | Преобразователь алфавитно-цифровых кодов 1 2 | |
JPS59212061A (ja) | アウトパルスダイヤル回路 | |
JPH0671281B2 (ja) | デジタル電話装置のハンズフリ−回路 |