JPS63245003A - 波形発生装置 - Google Patents
波形発生装置Info
- Publication number
- JPS63245003A JPS63245003A JP7781287A JP7781287A JPS63245003A JP S63245003 A JPS63245003 A JP S63245003A JP 7781287 A JP7781287 A JP 7781287A JP 7781287 A JP7781287 A JP 7781287A JP S63245003 A JPS63245003 A JP S63245003A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- data
- reference clock
- pattern memory
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 14
- 230000005540 biological transmission Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 2
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、デジタル波形データをアナログ信号波形に変
換して出力する波形発生装置に関するものである。
換して出力する波形発生装置に関するものである。
（従来の技術）
第４図は、従来のこのような波形発生装置の一例を示す
ブロック図である。第４図において、１は出力すべき波
形データが格納されたパターンメモリであり、複数ｎ段
に分割されて所定の波形データが分散格納されている。
ブロック図である。第４図において、１は出力すべき波
形データが格納されたパターンメモリであり、複数ｎ段
に分割されて所定の波形データが分散格納されている。
このパターンメモリ１に格納されている波形データはア
ドレス発生部２から加えられるアドレスに従って例えば
シフトレジスタで構成されたデータ変換部３にパラレル
に読み出され、シリアル波形データに変換される。
ドレス発生部２から加えられるアドレスに従って例えば
シフトレジスタで構成されたデータ変換部３にパラレル
に読み出され、シリアル波形データに変換される。
そして、データ変換部３で変換されたシリアル波形デー
タはＤ／Ａ変換器４に加えられてアナログ信号波形に変
換される。５は基準クロックＯＬを出力するクロック発
生器であり、その出力クロックＣＬはクロック変換部６
に加えられている。クロック変換ｉ２６は、基準クロッ
クＯＬをパターンメモリ１の分割段数ｎに応じて１／ｎ
に分周してアドレス発生部２に加えるとともに、基準ク
ロックＣＬに必要な遅延時間を与えてデータ変換部３に
動作クロックＣＬ−として加えている。
タはＤ／Ａ変換器４に加えられてアナログ信号波形に変
換される。５は基準クロックＯＬを出力するクロック発
生器であり、その出力クロックＣＬはクロック変換部６
に加えられている。クロック変換ｉ２６は、基準クロッ
クＯＬをパターンメモリ１の分割段数ｎに応じて１／ｎ
に分周してアドレス発生部２に加えるとともに、基準ク
ロックＣＬに必要な遅延時間を与えてデータ変換部３に
動作クロックＣＬ−として加えている。
このような構成において、アドレス発生部２には、パタ
ーンメモリ１からｎ段にデータ長ｍで分散格納されてい
るｎ個の波形データが一度に読み出せるように、アドレ
スのループ機能が設けられている。第５図はこのような
パターンメモリ１からＤ／Ａ変換器４への波形データの
流れの一例を示す説明図であり、パターンメモリ１は８
段に分割されていて各段にデータ長ｍが格納されている
例を示している。これにより、パターンメモリ１として
、Ｄ／Ａ変換Ｂ４の変換速度よりも動作速度が遅いメモ
リを用いることができる。
ーンメモリ１からｎ段にデータ長ｍで分散格納されてい
るｎ個の波形データが一度に読み出せるように、アドレ
スのループ機能が設けられている。第５図はこのような
パターンメモリ１からＤ／Ａ変換器４への波形データの
流れの一例を示す説明図であり、パターンメモリ１は８
段に分割されていて各段にデータ長ｍが格納されている
例を示している。これにより、パターンメモリ１として
、Ｄ／Ａ変換Ｂ４の変換速度よりも動作速度が遅いメモ
リを用いることができる。
（発明が解決しようとする問題点）
しかし、このような従来の構成によれば、パターンメモ
リの段数ｎの整数倍でしか波形データをループさせるこ
とができない。このために、例えばＴＶ信号を発生させ
ようとすると、サブキャリア周波数ｆｓｃと水平同期周
波数ｆ １１との間には、ｆｓｃ ＝４５５− ｆＨ／
２ の関係があることから、１Ｈの走査線のデータをループ
させるクロック数をｆｓｃの４倍になる９１０にする必
要があるが、ｎ−８の場合に９１０クロツクに対応した
データでループさせることは不可能であり、９０４クロ
ツクか９１２クロツクでループさせざるを得ないことに
なる。
リの段数ｎの整数倍でしか波形データをループさせるこ
とができない。このために、例えばＴＶ信号を発生させ
ようとすると、サブキャリア周波数ｆｓｃと水平同期周
波数ｆ １１との間には、ｆｓｃ ＝４５５− ｆＨ／
２ の関係があることから、１Ｈの走査線のデータをループ
させるクロック数をｆｓｃの４倍になる９１０にする必
要があるが、ｎ−８の場合に９１０クロツクに対応した
データでループさせることは不可能であり、９０４クロ
ツクか９１２クロツクでループさせざるを得ないことに
なる。
本発明は、このような点に着目したものであって、その
目的は、パターンメモリの分割段数にｆｉｌｌ限される
ことなく任意のクロック数でデータをループさせること
ができる波形発生装置を提供することにある。
目的は、パターンメモリの分割段数にｆｉｌｌ限される
ことなく任意のクロック数でデータをループさせること
ができる波形発生装置を提供することにある。
〈＠照点を解決するための手段）
本発明の波形発生装置は、
複数ｎ段に分割され、所定の波形データが分散格納され
たパターンメモリと、 このパターンメモリから読み出すべき波形データのアド
レスデータをパターンメモリに出力するとともに基準ク
ロックの送出を制御するための制御信号を出力するアド
レス発生部と、 前記パターンメモリからパラレルに読み出される波形デ
ータをシリアル波形データに変換するデータ変換部と、 基準クロックを出力するクロック発生器と、前記アドレ
ス発生部から出力される制御信号に従って基準クロック
の送出をＩＩＪＩＩｌするクロック制御部と、 このクロック制御部を介して加えられる基準クロックを
分周して前記アドレス発生部に加えるとともに基準クロ
ックに必要な遅延時間を与えて前記データ変換部に動作
クロックとして加えるクロック変換部と、 前記データ変換部から出力されるシリアル波形データを
アナログ信号波形に変換するＤ／Ａ変換器、 とで構成されたことを特徴とする。
たパターンメモリと、 このパターンメモリから読み出すべき波形データのアド
レスデータをパターンメモリに出力するとともに基準ク
ロックの送出を制御するための制御信号を出力するアド
レス発生部と、 前記パターンメモリからパラレルに読み出される波形デ
ータをシリアル波形データに変換するデータ変換部と、 基準クロックを出力するクロック発生器と、前記アドレ
ス発生部から出力される制御信号に従って基準クロック
の送出をＩＩＪＩＩｌするクロック制御部と、 このクロック制御部を介して加えられる基準クロックを
分周して前記アドレス発生部に加えるとともに基準クロ
ックに必要な遅延時間を与えて前記データ変換部に動作
クロックとして加えるクロック変換部と、 前記データ変換部から出力されるシリアル波形データを
アナログ信号波形に変換するＤ／Ａ変換器、 とで構成されたことを特徴とする。
（実施例）
以下、図面を用いて本発明の実施例を詳細に説明する。
第１図は本発明の一実施例を示すブロック図であり、ｆ
ｊｉ４図と同一部分には同一符号を付けている。第１図
において、７はクロック発生器５とクロック変換部６と
の間に接続されたクロックｔｌｌｔｌｌＩ部であり、ア
ドレス発生部２から出力される制御信号Ｓｃに従ってク
ロック発生器５からクロック変換部６への基準りＯツク
ＣＬの送出をｔｌ制御するものである。このクロック制
御部７は、アドレス発生部２から加えられる制御信号Ｓ
ｃに従って、クロック発生１５からクロック変換部６に
送出される基準クロックＣＬを、０≦ｉ≦ｎ−１の関係
が成立するｅクロック分だけ停止させるように構成され
ている。
ｊｉ４図と同一部分には同一符号を付けている。第１図
において、７はクロック発生器５とクロック変換部６と
の間に接続されたクロックｔｌｌｔｌｌＩ部であり、ア
ドレス発生部２から出力される制御信号Ｓｃに従ってク
ロック発生器５からクロック変換部６への基準りＯツク
ＣＬの送出をｔｌ制御するものである。このクロック制
御部７は、アドレス発生部２から加えられる制御信号Ｓ
ｃに従って、クロック発生１５からクロック変換部６に
送出される基準クロックＣＬを、０≦ｉ≦ｎ−１の関係
が成立するｅクロック分だけ停止させるように構成され
ている。
このように構成された装置の動作について、第２図を用
いて説明する。第２図は、前述のようにｎ−８として９
１０クロツク分のデータをループさせる例を示している
。第２図に示すように、９０４クロツクまでは正常に波
形データの読み出しを行うが、統く６クロツク分はデー
タ変換を８バイトずつ行っているためにパターンメモリ
１から波形データを読み出すことができない。そこで、
アドレス発生部２はクロック制御部７にクロック変換部
６への基準クロックＣＬの供給を６クロツクだけ停止さ
せるための制御信号Ｓｃを加える。
いて説明する。第２図は、前述のようにｎ−８として９
１０クロツク分のデータをループさせる例を示している
。第２図に示すように、９０４クロツクまでは正常に波
形データの読み出しを行うが、統く６クロツク分はデー
タ変換を８バイトずつ行っているためにパターンメモリ
１から波形データを読み出すことができない。そこで、
アドレス発生部２はクロック制御部７にクロック変換部
６への基準クロックＣＬの供給を６クロツクだけ停止さ
せるための制御信号Ｓｃを加える。
そして、９１０クロツクに達した時点でループ機能によ
り１クロツクへ戻ることになる。
り１クロツクへ戻ることになる。
なお、第３図に示すように、第１図の装置にマルチプレ
クサ８とラッチ９とを付加することにより、クロックが
停止している間にＤ／Ａ変換器４に加える波形データを
あるデータに固定することもできる。
クサ８とラッチ９とを付加することにより、クロックが
停止している間にＤ／Ａ変換器４に加える波形データを
あるデータに固定することもできる。
また、クロックが停止している時間は、ｔ≧ｎであって
もよいし、アプリケーションが限られている場合にはｇ
は固定であってもよい。
もよいし、アプリケーションが限られている場合にはｇ
は固定であってもよい。
（発明の効果）
以上説明したように、本発明によれば、パターンメモリ
の分割段数に制限されることなく任意のりＯツク数でデ
ータをループさせることができる波形発生装置が実現で
き、実用上の効果は大きい。
の分割段数に制限されることなく任意のりＯツク数でデ
ータをループさせることができる波形発生装置が実現で
き、実用上の効果は大きい。
第１図は本発明の一実施例を承りブロック図、第２図は
第１図の動作説明図、第３図は本発明の他の実施例を示
すブロック図、第４図は従来の装置の一例を示すブロッ
ク図、第５図はパターンメモリの説明図である。
第１図の動作説明図、第３図は本発明の他の実施例を示
すブロック図、第４図は従来の装置の一例を示すブロッ
ク図、第５図はパターンメモリの説明図である。
Claims (1)
- 【特許請求の範囲】 複数ｎ段に分割され、所定の波形データが分散格納され
たパターンメモリと、 このパターンメモリから読み出すべき波形データのアド
レスデータをパターンメモリに出力するとともに基準ク
ロックの送出を制御するための制御信号を出力するアド
レス発生部と、 前記パターンメモリからパラレルに読み出される波形デ
ータをシリアル波形データに変換するデータ変換部と、 基準クロックを出力するクロック発生器と、前記アドレ
ス発生部から出力される制御信号に従って基準クロック
の送出を制御するクロック制御部と、 このクロック制御部を介して加えられる基準クロックを
分周して前記アドレス発生部に加えるとともに基準クロ
ックに必要な遅延時間を与えて前記データ変換部に動作
クロックとして加えるクロック変換部と、 前記データ変換部から出力されるシリアル波形データを
アナログ信号波形に変換するＤ／Ａ変換器、 とで構成されたことを特徴とする波形発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7781287A JPS63245003A (ja) | 1987-03-31 | 1987-03-31 | 波形発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7781287A JPS63245003A (ja) | 1987-03-31 | 1987-03-31 | 波形発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63245003A true JPS63245003A (ja) | 1988-10-12 |
Family
ID=13644432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7781287A Pending JPS63245003A (ja) | 1987-03-31 | 1987-03-31 | 波形発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63245003A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05145342A (ja) * | 1991-11-21 | 1993-06-11 | Sony Tektronix Corp | 可変周波数信号発生方法 |
-
1987
- 1987-03-31 JP JP7781287A patent/JPS63245003A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05145342A (ja) * | 1991-11-21 | 1993-06-11 | Sony Tektronix Corp | 可変周波数信号発生方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920015356A (ko) | 전자카메라시스템에 있어서 재생시 화면편집장치 | |
| KR870008478A (ko) | 방식 변환 장치 | |
| JPS63245003A (ja) | 波形発生装置 | |
| US4154132A (en) | Rhythm pattern variation device | |
| KR0160725B1 (ko) | 수평동기신호 동기장치 | |
| JP2880019B2 (ja) | パターン発生装置 | |
| JPH08221151A (ja) | クロック供給装置 | |
| KR940002574B1 (ko) | 광디스크 플레이어의 n배속 플레이장치 | |
| JP2513326B2 (ja) | 電子楽器 | |
| JPH0641967B2 (ja) | 論理波形生成装置 | |
| SU1555894A2 (ru) | Устройство дл передачи дискретной информации | |
| KR930003966B1 (ko) | Ntsc/pal겸용 발진주파수 변환회로 | |
| KR100222077B1 (ko) | 코덱 인터페이스 회로 | |
| KR920001532Y1 (ko) | 채널 출력 제어회로 | |
| KR900002629A (ko) | 줌기능을 위한 어드레스 발생회로 | |
| JPH03297213A (ja) | ディジタル遅延回路 | |
| KR20010048618A (ko) | 통신 단말기의 디지털 톤 발생 장치 | |
| JPH05292052A (ja) | ビット多重／バイト多重変換回路 | |
| JPH07321667A (ja) | Ｌｓｉ入出力信号制御回路 | |
| KR970025225A (ko) | 클럭 안정화 회로 | |
| JPH0764804A (ja) | 割込み制御回路 | |
| JPS59172849A (ja) | 多重化回路 | |
| JPH08122408A (ja) | 半導体試験装置の波形整形回路 | |
| JPS62269478A (ja) | 画像効果装置 | |
| KR950020189A (ko) | 개별적인 벡터수 발생장치 |