KR940002574B1 - 광디스크 플레이어의 n배속 플레이장치 - Google Patents

광디스크 플레이어의 n배속 플레이장치 Download PDF

Info

Publication number
KR940002574B1
KR940002574B1 KR1019910023696A KR910023696A KR940002574B1 KR 940002574 B1 KR940002574 B1 KR 940002574B1 KR 1019910023696 A KR1019910023696 A KR 1019910023696A KR 910023696 A KR910023696 A KR 910023696A KR 940002574 B1 KR940002574 B1 KR 940002574B1
Authority
KR
South Korea
Prior art keywords
signal
output
flop
flip
control unit
Prior art date
Application number
KR1019910023696A
Other languages
English (en)
Other versions
KR930014320A (ko
Inventor
이의원
Original Assignee
주식회사 금성사
이헌조
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 이헌조 filed Critical 주식회사 금성사
Priority to KR1019910023696A priority Critical patent/KR940002574B1/ko
Publication of KR930014320A publication Critical patent/KR930014320A/ko
Application granted granted Critical
Publication of KR940002574B1 publication Critical patent/KR940002574B1/ko

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor

Landscapes

  • Moving Of The Head For Recording And Reproducing By Optical Means (AREA)

Abstract

내용 없음.

Description

광디스크 플레이어의 N배속 플레이장치
제1도는 종래의 N배속 플레이의 제어동작 흐름도.
제2도는 본 발명 광디스크 플레이어의 전체 구성도.
제3도는 제2도에 따른 N배속 플레이 장치의 구성도.
제4도는 N배속 플레이 장치의 타이밍도.
제5도는 제3도에서 2N트랙점프시 트랙점프 제어부의 구성도.
제6도는 2N트랙 점프시 타이밍 제어부의 구성도.
제7도는 제5도에 따른 각부의 타이밍도.
제8도는 제6도에 따른 각 부의 타이밍도.
제9도는 제3도에 N트랙 점프시 트랙점프 제어부의 구성도.
제10도는 제9도에 따른 N트랙 점프시의 트랙킹 오차 파형도.
* 도면의 주요부분에 대한 부호의 설명
1 : 마이콤 2 : 마이콤 인터페이스
3 : N배속 플레이장치 4 : 아날로그(A)/디지탈(B)
5 : 타이밍도 제어부 6 : 디래치
7 : 트랙점프제어부 8 : 멀티플렉서
9 : n-1 비트카운트 10 : 디멀티플렉서
11 : 토글플립플롭 12,22,26 : 앤드게이트
13,25 : n비트 비교기 14 : 디플립플롭
15 : 티플립플롭 16 : 1클럭 발생기
17,18 : 오아게이트 19,21,24 : RS플립플롭
27 : 지연카운터
본 발명은 광디스크 플레이어에 관한 것으로, 특히 트랙점프와 화면의 플레이를 디지탈 로직으로 구성하는 N배속 플레이시 빠른 속도로 화면을 디스플레이 하면서 서치(Search)할 수 있도록 한 광디스크 플레이어의 N배속 플레이장치에 관한것이다.
종래 광디스크 플레이어의 N배속 플레이 제어는 제1도에 도시된 바와같이 외부에서 마이콤에 N배속 플레이 명령을 주면, 마이콤은 N트랙 점프레지스터에 N값을 저장하고 N트랙을 점프한다.
N트랙을 점프한 후 1화면을 디스플레이하고, 다시 N트랙을 점프하고 1화면을 디스플레이하는데, 이와같은 동작을 반복하면 원하는 속도로 광디스크를 볼 수 있게 된다.
그리고 이 반복되는 동작은 N배속 키를 누르는 동안 계속되어진다.
상기에서 언급한 N배속 플레이를 하기 위하여 먼저 마이콤은 입력단자를 통하여 배속 키가 늘리어졌는가를 체크하고, N배속 키가 눌리어졌는가를 체크한다 눌리어졌다는 정보가 들어오면 N트랙 점프 레지스터에 N값을 저정 다음 계속 N배속 키가 눌리어져 있다면 N트랙을 점프한다.
N트랙을 점프한 후 1화면을 디스플레이 한다.
계속 N배속 플레이가 눌러져 있다면 N트랙을 점프하고 1화면을 디스플레이 한다.
이러한 동작을 N배속 키가 눌러져 있는 동안 계속 반복하고, N배속 키가 떨어지면 정상 동작으로 되돌아 가게 된다.
그러나, 이와같은 종래의 N배속 플레이는 마이콤에서 내리는 명령으로 N배속 플레이를 동작시키게 되어 동작속도가 느리게 된다.
즉, N트랙 점프를 한 후 1화면을 디스플레이하게 된다.
이것을 마이콤으로 제어를 하게 되면 N트랙 점프명령을 내리고 N트랙점프를 했는가를 확인하여 다시 1화면 디스플레이 명령을 내리게 되므로 시간적으로 공백이 생길 수 있는데, 이 공백시간으로 인해 화면이 깜박거리게 되는 문제점이 있었다.
이와같은 종래의 결함을 감안하여 본 발명은 모두 디지탈방식으로 처리하여 제어속도가 빨라 화면의 깜박거림이나 흔들림이 없고, 디지탈, 서보칩에 첨가시 서보칩 제어가 더욱 쉽고 간편해지도록 한 광디스크 플레이어의 N배속 플레이 장치를 창안한 것으로 이하 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
제2도는 본 발명 광디스크 플레이어의 전체 구성도로서 마이콤(1)으로부터 각각 명령들을 입력받아 디코드하여 각 모듈에 명령을 전달하는 마이콤 인터페이스(2)와, 외부로부터 인가되는 트랙킹에러(TE)의 아날로그를 디지탈로 변환하는 아날로그(A)/디지탈(D) 변환기(4)와, 상기 마이콤 인터페이스(2), A/D 변환기(4) 및 외부로부터 명령을 입력받아 N배속 플레이를 하도록 트랙킹 액류에이터로 PWM(Pnlse Width Modulation)를 출력하는 N배속 플레이장치로 구성한다.
이와같이 구성된 본 발명의 작용 및 효과를 상세히 설명하면 다음과 같다.
마이콤(1)이 마이콤 인터페이스(2)에 시리얼 데이타(SDI), 시리얼데이타(SDI)를 래치하는 클럭(SDCLK) 및 시리얼 데이타(SDI)의 n번째 비트마다 액티브되는 스트로브(STB)를 출력하면 시리얼데이타(SDI)가 n개 들어올때 마다 스트로브(STB)가 액티브되어 n개의 시리얼 데이타(SDI)를 n비트의 패러렐(Parallel) 데이타로 디코드하여 출력한다.
상기 마이콤(1)에서 N배속 플레이를 하기 위하여 N배속 플레이 명령을 주면 마이콤 인터페이스(2)에서 N배속 플레이 명령(S-CMD) 신호와 플레이 데이타(P-DATA)를 액티브하여 N배속 플레이장치(3)에 입력한다.
N배속 플레이장치가 동작하지 않도록 하기 위하여는 마이콤(1)에서 정지명령(S-STOP)을 주어 N배속 플레이를 끝내도록 한다.
트랙킹 에러(TE)를 A/D변환기(4)에서 A/D 변환한 디지탈 트랙킹 에러(DTE)와, 수직동기(VSYNC)신호, 트랙킹 제로 크로스(TZC) 정상적인 플레이일때의 트랙킹 에러를 루프(LOOP) 필터를 거친신호(TE-PMN), N트랙점프시 트랙킹 액튜에이터에 출력하는 값(TPW)을 입력받는 N배속 플레이장치(3)에서 N배속 플레이동작을 하도록 하는데 이를 첨부한 도면을 제3도 및 제4도를 참조하여 설명하면 다음과 같다.
제3도는 N배속 플레이 장치의 구성도로서, 마이콤 인터페이스(2)의 N배속 플레이명령(S-CMD) 신호, 정지명령(S-STOP) 신호와 외부로부터의 수직동기(VSYNC) 신호에 따라 셀(SEL) 출력 및 로드(LD), 인에이블 신호를 출력하여 타이밍을 제어하는 타이밍제어부(5)와, 플레이 데이타(P-DATA)를 N배속 플레이 명령 데이타(S-CMD)로 래치하는 디래치(6)와, 상기 타이밍제어부(5)로부터 로드(LD), 인에이블(EN) 신호를 입력받고 상기 디래치(6)로부터는 래지 데이타(LDATA)를 트랙킹에러(TEI를 A/D 변환한 디지탈 트랙킹 에러(DTE)와 외부로부터 트랙킹 제로 크로스(TZC) 및 트랙을 점프하기 위한 트랙펄스폭(TPW) 값을 입력받아 2N 트랙을 점프하도록 하는 트랙점프제어부(7)와 상기 트랙점프 제어부(7)의 펄스 폭변조(PWM) 신호(S-PWM)를 입력단자(A)로 외부로부터 트랙킹 에러 펄스폭변조(TE-PWM) 신호를 다른 입력단자(B)로 입력받아 상기 타이밍제어부(5)의 제어에 따라 멀티플렉싱하여 트랙킹 액튜에이터를 구동하는 멀티플렉서(8)로 구성한다.
이와같이 구성된 N배속 플레이장치의 동작은 다음과 같다.
먼저, 제4도의 (가)와 같은 N배속 플레이명령(S-CMD)이 마이콤 인터페이스(2)로부터 N배속 플레이장치(3)에 입력되면, 타이밍 제어부(5)에서 셀(SEL) 출력을 제4도의 (마)에서와 같이 "1"에서 "0"으로 만들어 멀티플렉서(8)의 제어단자(S)로 인가하면 상기 멀티플레서(8)는 입력단자(A)로 입력되는 펄스폭변조(S-PWM) 신호를 선택하여 출력되도록 한다.
이때 타이밍도 제어부(5)에서는 트랙점프 제어부(7)에 로드(LD) 및 인에이블(EN) 신호를 출력하여 타이밍 제어를 한다.
또한, 마이콤 인터페이스(2)의 플레이 데이타(P-DATA)를 디래치(6)에서 N배속 플레이명령(S-CMD)신호로 래치하여 트랙 점프제어부(7)에 래치데이타(LDATA) 입력단자로 입력한다.
외부로부터 디지탈 트랙킹 에러(DTE), 트랙킹 펄스폭(TPW), 트랙킹에러 펄스폭변조(TE-PWM) 신호를 각각 입력받는 트랙점프 제어부(7)에서 2N트랙 점프값을 캐리아웃단자(RCO)를 통해 제4도의 (라)에서와 같이 출력하여 타이밍제어부(5)에서 인가되어 두번째의 캐리아웃(RCO) 출력이 액티브될때 상기 타이밍 제어부(5)의 셀(SEL) 출력은 "0"에서 "1"이 되도록하여 멀티플렉서(8) 입력단자(8)로 입력되는 트랙킹에 러-펄스폭변조(TE-PWM) 신호가 출력되도록 한다.
즉 상기 멀티플렉서(8)의 출력이 제4도의 (바)와 같이 S-PWM일때는 N트랙을 점프하는 것이 되고, TE-PWM일때에는 1화면을 디스플레이하게 되는 것이다.
상기 트랙킹 에러-펄스폭변조(TE-PWM)로 트랙킹 액튜에이터를 구동하여 1화면을 디스플레이 하다가 외부로부터 타이밍 제어부(5)에 수직동기(VSYNC) 신호가 제4도의 (다)에서와 같이 액티브되면 다시 셀(SEL) 출력이 "0"로 되어 N트랙을 점프하게 된다.
이와같은 동작이 계속 반복되다가 마이콤 인터페이스(2)에서 정지명령(S-STOP)이 제4도의 (나)와 같이 액티브되어 입력되면 N배속 플레이는 정지를 하고, 정상적인 플레이 상태가 된다.
또한, 2N트랙점프시의 트랙점프 제어부(7)의 구성도는 제5도에 도시한 바와같이 디래치(6)의 래치데이타(LDATA)를 입력받고 타이밍 제어부(5)의 로드(LD) 및 인에이블(EN) 신호에 따라 카운트하는 n-1 비트카운터(9)와, 타이밍제어부(5)의 로드(LD) 신호를 입력받고 래치데이타(LDATA)의 최상위 비트(MSB)를 부호비트로 하여 정, 역방향의 부호를 결정하는 디멀티플렉서(10)와, 상기 디멀티플렉서(10)의 출력 및 n-1 비트 카운터(9)의 캐리출력에 따라 외부로부터 입력되는 트랙킹 펄스폭(TPW)에 최상위비트(MSB)를 추가하여 출력하는 T플립플롭(11)과, 디지탈 트랙킹 에러(DTE)와 기준값인 트랙킹 제로 크로스(TZC)를 비교하는 n비트 비교기(13)와, 이 비교기(13)의 출력(EQ)과 타이밍 제어부(5)의 인에이블(EN) 출력을 앤드조합하는 앤드 게이트(12)로 구성한다.
이와같이 구성된 회로에 있어서, 디래치(6)의 출력(LDATA)이 n-1 비트 카운터(9)의 데이타(D) 입력 단자를 통해 입력되어 있다가 타이밍 제어부(5)에서 로드(LD) 신호가 제7도의 (나)에서와 같이 액티브되면 n-1 비트 카운터(9)에 로드된다.
그리고, 타이밍 제어부(5)에서 제7도의 (라)에서와 같이 인에이블(EN) 신호가 액티브되면 상기 n-1 비트 카운트(9)는 카운트 동작을 준비한다.
외부로부터 디지탈 트랙킹 에러(DTE)와 트랙킹 제로 크로스(TZC)가 n비트 비교기(13)에서 비교되어 같으면 제7도의 (마)와 같이 이퀄라이즈(EQ) 신호가 액티브되어 인에이블(EN) 신호와 함께 앤드게이트(12)에서 앤드조합되어 n-1 비트 카운트(9)의 인에이블 단자를 제어하게 된다.
즉, 앤드게이트(12)에 입력된는 인에이블 단자가 액티브되면 상기 n비트 비교기(13)의 이퀄라이즈(EQ) 신호가 "1"이 되는것을 카운트하게 된다.
디멀티플렉서(10)는 디래(6)의 래치데이타(LDATA)의 최상위 비트를 부호비트로 하여 정, 역방향의 부호를 결정한다.
즉, 래치데이타(LDATA)의 최상위비트(MSB)가 "0"이라면 정방향으로 되어 티플립플롭(11)의 출력(Q)를 리세트시킨다.
다음 n-1 비트 카운터(9)가 캐리신호(rCO)를 출력하면 티플립플롭(11)의 출력(SLGN-F)이 제7도의 (자)에서와 같이 반전되어 출력하여 브레이크를 걸게된다.
따라서, 외부에서 트랙킹 펄스폭(TPW)에 부호비트 1비트를 최상위비트에 추가하여 제7도의 (차)에서와 같이 펄스폭변조(S-PWM)로 출력한다.
또한, 제3도에서 2N트랙시의 타이밍 제어부(5)는 제6도에 도시한 바와같이 마이콤 인터페이스(2)의 출력(S-CMD)을 데이타 입력단자로 입력발아 메인클럭(MCLK)에 동기하여 로드(LD) 신호를 출력하는 디플립플롭(14)과, 트랙점프 제어부(7)의 캐리출력(RCO)을 입력받아 2분주하는 티플립플롭(15)과, 이 티플립플롭(15)의 2분주된 출력을 입력받아 1클럭을 발생하는 1클럭발생기(16)와, 마이콤 인터페이스(2)의 출력(S-CMD)을 세트(S) 단자로 정지명령(S-STOP) 신호를 리세트(R) 단자로 입력받아 수직동기(VSYNC)신호를 제어하는 제1RS플립플롭(21)과, 수직동지(VSTNC) 신호와 제1RS플립플롭(21)의 출력을 앤드조합하는 앤드게이트(22)의 출력 및 디플립플롭(14)의 로드신호를 오아링하는 오아게이트(17)의 출력을 세트(S) 단자로 입력받고 상기 1클럭 발생기(1)의 출력 및 마이콤 인터페이스(2)의 정지명령(S-STOP) 신호를 오아링하는 오아게이트(18)의 출력을 리세트(R) 단자로 입력받아 인에이블(EN) 신호를 출력함과 아울러 노트게이트(20)를 통해 셀(SEL) 신호를 출력하는 제2RS플립플롭(19)으로 구성한다.
이와같이 구성된 회로에서 마이콤 인터페이스(2)에서 2N배속 플레이 명령(S-CMD) 신호는 디플립플롭(14)의 데이타(D) 입력단자에 입력하여 제8c도의 와 같은 로드(LD) 신호를 만들고 제1RS플립플롭(21)의 세트(S) 단자에 입력시켜 세트시켜 놓는다.
상기 로드(LD) 신호는 오아게이트(17) 및 제2RS플립플롭(19)의 세트단자에 입력하여 세트시킨후 인에이블(EN) 단자를 제8g도와 같이 "1"로 만들고, 인에이블(EN)을 노트게이트(20)를 통해 셀(SEL)을 출력한다.
트랙점프 제어부(7)의 제8d도와 같은 캐리출력(RCO)을 티플립플롭(15)에 입력하여 2분주하고, 이 2분주된 출력을 1클럭 발생기(16)에서 1클럭으로 만들어 오아게이트(18)를 통하여 제2RS플립플롭(19)을 리세트시킨다.
즉 N배속 플레이 명령(S-CMD) 신호가 입력되면 셀(SEL)DL "0"으로 되어 트래점프 모드로되고, 2N 트랙 점프장치(7)의 캐리출력(ROC)이 두번째 들어올때 셀(SEL)을 "1"로 만들어 1화면 모드로 바꾼다.
물론 1화면 플레이 모드시는 n-1 비트 카운터(9)를 디스에이블시키기 위하여 인에이블(EN)을 "0"으로 만든다.
1화면 플레이가 끝났다는 신호는 제8e도와 같은 수직동기(VSYNC) 신호가 입력되면 다시 트랙점프 모드로 가기 위해서 RS 플립플롭(19)을 세트한다.
이와같은 동작이 계속 반복되다가 마이콤에서 정지명령(SD-STOP) 신호가 마이콤 인터페이스(2)를 통하여 입력되면 RS플립플롭(21)을 리세트시켜 수직동기(VSYNC) 신호의 입력은 차단하고, RS 플립플롭(9)을 리세트시켜 인에이블(EN)을 "0"으로 하고 셀(SEL)을 "1"로 하여 정상적인 플레이가 되도록 한다.
본 발명에서 2N트랙 점프시의 트랙점프 제어부의 구성은 제5도에서 이미 설명한 바와같고, N트랙 점프시의 구성을 제9도를 참조하여 설명하고자 한다.
제9도는 N트랙 점프시의 트랙점프 제어부 구성도로서 디래치(6)의 래치데이타(LDATA)를 입력받고 타이밍 제어부(5)의 로드(LD) 및 인에이블(EN) 신호에 따라 카운트하여 캐리신호(RCO)를 출력하는 n비트 카운터(23)와, 메인클럭(MCLK)에 따라, 일정시간 지연한후 카운트하여 캐리신호(RCO)를 출력하는 지연카운터(27)와, 상기 타이밍 제어부(5)의 로드(LD) 신호를 리세트(R) 단자로 입력받고 상기 지연 카운터(27)의 캐리(RCO) 신호를 세트(S) 단자로 입력받아 동기된 신호를 출력하는 RS플립플롭(24)과, 디지탈 트랙킹 에러(DTE)와 기준값인 트랙킹 제로 크로스(TZC)를 비교하는 n비트 비교기(13)와, 이 n비트 비교기(13)의 출력(ER), 타이밍제어부의 인에이블(EN) 출력 및 상기 RS플립플롭(24)의 출력(Q)을 앤드조합하여 n비트 카운터(23)의 인에이블 단자에 출력하는 앤드게이트(26)로 구성한다.
이와같이 구성된 회로는 마이콤 인터페이스(2)로부터 N트랙을 점프하라는 래치데이타(LDATA)가 n비트 카운터(23)의 데이타(D) 입력 단자로 입력되고 타이밍 제어부의 로드(LD) 신호가 액티브되어 로드된 상태에서 타이밍 제어부(5)에서 인에이블 신호(EN)가 액티브되면 상기 n비트 카운터(23)는 카운트 동작을 한다.
이때 외부로부터 디지탈 트랙킹 에러(DTE)와 트랙킹제로크로스(TZC)가 각각 n비트비교기(25)에 입력되어 비교하게 되는데, 제10도에 도시한 바와같이 트랙킹 에러(TE)가 초기(td)에 링잉(ringimg)이 생겨 트랙을 힝단하지 않아도 "0"이 되는 지점을 통과한다.
이때 이것을 카운트하는 것을 막기위하여 지연카운터(17)가 사용된다.
점프 명령 직후 약간의 시간이 지난뒤 n비트 카운터(23)를 인에이블 시키는데, 즉 RS플립플롭(24)의 출력(Q)을 르드신호로서 "0"으로 만들고 약간시간이 경과한 뒤 "1"로 만든다.
그리고, 점프펄스입력(TPW)에 n비트 비교기(25)의 출력(A<B)은 디지탈 트랙킹 에러(DTE) 트랙킹 제로 크로스(TZC)보다 클때 "0"이 되어 역방향으로 점프하므로 브레이크 효과를 나타나게 한다.
이와같은 동작은 카운터의 캐리(RCO) 신호가 출력될때까지 반복하여 N트랙을 점프하게 된다.
이상에서 상세히 설명한 바와같이 본 발명은 마이콤이 제어를 하지 않으므로 제어속도가 빨라 화면이 깜빡거리거나 흔들림이 없다.
또한, 트랙점프와 플레이를 디지탈 로직으로 구성하므로 ASIC(Application Specific IC)화 하기가 용이함과 아울러 시스템을 소형화하기 쉬운 장점이 있다.

Claims (4)

  1. 마이콤 인터페이스의 N배속 플레이 명령(S-CMD)신호, 정지명령(S-STOP) 신호와 외부로부터의 수직동기(VSYNC) 신호에 따라 셀(SEL) 클럭 및 로드(LD), 인에이블신호를 출력하여 타이밍을 제어하는 타이밍 제어부(5)와, 플레이 데이타(P-DATA)를 N배속 플레이 명령 데이타(S-CMD)로 래치하는 디래치(6)와, 상기 타이밍 제어부(5)로부터 로드(LD), 인에이블(EN) 신호를 입력받고 상기 디래치(6)로부터는 래치데이타(LDATA)를 트랙킹 에러(TEI)를 A/D 변환한 디지탈 트랙킹 에러(DTE)와 외부로부터 트랙킹제로 크로스(TZC) 및 트랙을 점프하기 위한 트랙 펄스폭(TPW) 값을 입력받아 2N트랙을 점프하돌고 하는 트랙점프 제어부(7)와, 상기 트랙점프 제어부(7)의 펄스폭 변조(PWM) 신호(S-PWM)를 입력단자(A)로 외부로부터 트랙킹에 러-펄스폭변조(TE-PWM) 신호를 다른 입력단자(B)로 입력받아 상기 타이밍 제어부(5)의 제어에 따라 멀티플렉싱하여 트랙킹 액튜에어터를 구동하는 멀티플렉서(8)를 포함하여 된 것을 특징으로 하는 광 디스크 플레이어의 N배속 플레이장치.
  2. 제1항에 있어서, 상기 트랙점프 제어부(7)는 디래치(6)의 래치데이타(LDATA)를 입력받고 타이밍제어부(5)의 로드(LD) 및 인에이블(EN) 신호에 따라 카운트하는 n-1 비트 카운터(9)와, 타이밍 제어부(5)의 로드(LD) 신호를 입력받고 레치데이타(LDATA)의 최상위비트(MSP)를 부호비트로 하여 정, 역방향의 부호를 결정하는 디멀티플렉서(10)와, 상기 디멀티 플렉서(10)의 출력 및 n-1 비트 카운터(9)의 캐리출력에 따라 외부로부터 입력되는 트랙킹 펄스폭(TPW)에 최상위 비트(MSB)를 추가하여 출력하는 티플립플롭(11)과, 디지탈 트랙킹에러(DTE)와 기준값인 트랙킹 제로 크로스(TZC)를 비교하는 n비트 비교기(13)와, 이 비교기(13)의 출력(EQ)과 타이밍 제어부(5)의 인에이블(EN) 출력을 앤드조합하는 2N 앤드게이트(12)로 구성하여 2N 트랙을 점프할 수 있도록 함을 특징으로 하는 광디스크 플레이어의 N배속 플레이장치.
  3. 제1항에 있어서, 상기 타이밍 제어부(5)는 마이콤 인터페이스(2)이 N배속 플레이 명령(S-CMD) 출력을 데이타(D) 입력단자로 입력받아 인가되는 메인클록(MCLD)에 동기시켜 로드(LD) 신호를 출력하는 디플립플롭(14)과, 트랙 점프제어부(7)의 캐리출력(RCO)을 입력받아 2분주하는 티플립플롭(15)과, 이 티플립플롭(15)의 2분주된 출력을 입력받아 1클럭을 발생하는 1클럭 발생기(16)와, 마이콤 인터페이스(2)의 출력(S-CMD)을 세트(S) 단자로 정지명령(S-STOP) 신호를 리세트(R) 단자로 입력받아 수직동기(VSYNC) 신호를 제어하는 제1RS플립플롭(21)과, 수직동기(VZYNC) 신호와 제1RS플립플롭(2)의 출력을 앤드조합하는 앤드게이트(22)의 출력 및 디플립플롭(14)의 로드신호를 오아링하는 오아게이트(17)의 출력을 세트(S) 단자로 입력되고 상기 1클럭 발생기(1)의 출력 및 마이콤 인터페이스(2)의 정지명령(S-STOP)신호를 오아링하는 오아링게이트(18)의 출력을 리세트(R) 단자로 입력받아 인에이블(EN) 신호를 출력함과 아울러 노아게이트(20)를 통해 셀(SEL) 신호를 출력하는 제2RS플립플롭(19)을 포함하여 된 것을 특징으로하는 광디스크 플레이터의 N배속 플레이장치.
  4. 제1항에 있어서, 상기 트랙점프 제어부(7)는 디래치(6)의 래치 데이타(LDATA)를 입력받고 타이밍 제어부(5)의 로드(LD) 및 인에이블(EN) 신호에 따라 카운트하여 캐리신호(RCO)를 출력하는 n비트 카운터(23)와, 메인클럭(MCLK)에 따라 일정시간 지연한 후 카운트하여 캐리신호(RCO)를 출력하는 지연카운터(27)와, 상기 타이밍 제어부(5)의 로드(LD) 신호를 리세트(R) 단자로 입력받아 동기된 신호를 출력하는 RS 플립플롭(24)과, 디지탈 트랙킹 에러(DTE)와 기준값인 트랙킹 제로 크로스(TZC)를 비교하는 n비트 비교기(25)와, 이 n비트 비교기(25)의 출력(EQ), 타이밍제어부의 인에이블(EN) 출력 및, 상기 RS플립플롭(24)의 출력(Q)을 앤드조합하여 n비트 카운터(23)의 인에이블 단자에 출력하는 앤드게이트(22)로 구성하여 N트랙을 점프할 수 있도록 하는것을 특징으로 하는 광디스크 플레이어의 N배속 플레이 장치.
KR1019910023696A 1991-12-20 1991-12-20 광디스크 플레이어의 n배속 플레이장치 KR940002574B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910023696A KR940002574B1 (ko) 1991-12-20 1991-12-20 광디스크 플레이어의 n배속 플레이장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910023696A KR940002574B1 (ko) 1991-12-20 1991-12-20 광디스크 플레이어의 n배속 플레이장치

Publications (2)

Publication Number Publication Date
KR930014320A KR930014320A (ko) 1993-07-22
KR940002574B1 true KR940002574B1 (ko) 1994-03-25

Family

ID=19325396

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910023696A KR940002574B1 (ko) 1991-12-20 1991-12-20 광디스크 플레이어의 n배속 플레이장치

Country Status (1)

Country Link
KR (1) KR940002574B1 (ko)

Also Published As

Publication number Publication date
KR930014320A (ko) 1993-07-22

Similar Documents

Publication Publication Date Title
US5861780A (en) Variable frequency ring oscillator and phase locked loop circuit to which the ring oscillator is adapted
US7816952B2 (en) Clock signal switching device, clock signal switching method, data bus switching device, and data bus switching method
US8185774B2 (en) Timer for low-power and high-resolution with low bits derived from set of phase shifted clock signals
JPH02192337A (ja) 位相調整回路
KR940002574B1 (ko) 광디스크 플레이어의 n배속 플레이장치
JPS63139415A (ja) クロック信号マルチプレクサ
JPH11261173A (ja) 光記録媒体におけるレーザダイオード電力制御装置及びその方法
US7236431B2 (en) Semiconductor integrated circuit for audio system
JPS63108566A (ja) デイジタルミユ−テイング回路
JPH1131968A (ja) Ad変換器
EP1168706B1 (en) Method and circuit for aligning data flows in time division frames
US4730272A (en) Audio delay system
KR100357092B1 (ko) 신호포맷변환을위한에러정정시스템및방법
KR940008477B1 (ko) 디지탈 서보 ic의 마이컴 인터페이스 장치
KR920007264B1 (ko) Pcm 디코더에서의 뮤팅신호 발생회로
KR940002575B1 (ko) 광디스크 플레이어의 자동 트랙점프 제어장치
JPS6324577B2 (ko)
SU1483438A1 (ru) Многофазный импульсный стабилизатор напр жени
JP2877433B2 (ja) 波形生成回路
JPS6224715A (ja) プログラマブルデ−タ変換装置
JPH0359626B2 (ko)
JPH10290156A (ja) 多段カウンタの試験回路
JP2000067493A (ja) 磁気再生装置
JPS5954014A (ja) Pcm信号の再生回路
JPS62151023A (ja) 多段分周バイナリ・カウンタ

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19971229

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee