JPS63237296A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPS63237296A JPS63237296A JP62070765A JP7076587A JPS63237296A JP S63237296 A JPS63237296 A JP S63237296A JP 62070765 A JP62070765 A JP 62070765A JP 7076587 A JP7076587 A JP 7076587A JP S63237296 A JPS63237296 A JP S63237296A
- Authority
- JP
- Japan
- Prior art keywords
- bit line
- potential
- dummy bit
- dummy
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 238000007599 discharging Methods 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/106—Data output latches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
- G11C11/419—Read-write [R-W] circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/14—Dummy cell management; Sense reference voltage generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/10—Aspects relating to interfaces of memory device to external buses
- G11C2207/108—Wide data ports
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
この発明は半導体記憶装置に関し、特にデータ出力部に
ラッチ択能を備えた半導体記憶装置に関する。
ラッチ択能を備えた半導体記憶装置に関する。
(従来の技術)
出力データのラッチ観能を有する半導体記憶装置として
は、第3図に示すような構成のものが知られている。
は、第3図に示すような構成のものが知られている。
第3図に示されている半導体記憶装置はROMであり、
このROMは、アドレス信号をデコード゛する行デコー
ダ11と、この行デコーダ11によって駆動されるワー
ド1Q12a〜12eと、これらのワ−ド線12a〜1
2eに連なるN型MOSトランジスタ+3a〜13(l
によりディスチャージされるビット線14a〜14eと
、これらのビット線148〜14eをプリチャージする
P型MO8トランジスタ158〜15eと、ビットIQ
14a〜14e上の信号を保持するラッチ回路168〜
16eと、クロックφを遅延させることによりラッチ回
路16a〜16eを透過モードにするタイミングを作る
遅延素子11およびノアゲート18とによって構成され
る。
このROMは、アドレス信号をデコード゛する行デコー
ダ11と、この行デコーダ11によって駆動されるワー
ド1Q12a〜12eと、これらのワ−ド線12a〜1
2eに連なるN型MOSトランジスタ+3a〜13(l
によりディスチャージされるビット線14a〜14eと
、これらのビット線148〜14eをプリチャージする
P型MO8トランジスタ158〜15eと、ビットIQ
14a〜14e上の信号を保持するラッチ回路168〜
16eと、クロックφを遅延させることによりラッチ回
路16a〜16eを透過モードにするタイミングを作る
遅延素子11およびノアゲート18とによって構成され
る。
ラッチ回路16a〜16eは、ノアゲート18からのイ
ネーブル信号ENがH”レベルの期間中は透過モードと
なり、′L″レベルの期間中はラッチモードとなるトラ
ンスペアレント型のラッチ回路である。
ネーブル信号ENがH”レベルの期間中は透過モードと
なり、′L″レベルの期間中はラッチモードとなるトラ
ンスペアレント型のラッチ回路である。
このような構成のROMは、クロックφに同期して動作
し、クロックφの1サイクルの前半でビット1i14a
〜14eのプリチャージを行ない、その後半でデータの
読み出しを行なう。次に、第4図を参照してこのROM
の動作を説明する。
し、クロックφの1サイクルの前半でビット1i14a
〜14eのプリチャージを行ない、その後半でデータの
読み出しを行なう。次に、第4図を参照してこのROM
の動作を説明する。
まず、クロックφが“H”レベルの期間にインバータ1
1の出力によりP型MOSトランジスタ15a〜15e
がオンし、ビット線14a〜14eがそれぞれプリチャ
ージされて、全てのビット線がVddすなわち゛′H″
レベルとなる。また、この期間中には、行デコーダ11
によってアドレス信号がデコードされる。次にクロック
φが“L″レベルなると、ワード線12a〜12eのう
ち行デコーダ11によって選択された1本が“H”レベ
ルとなり、この選択されたワード線との交点にN型Mo
Sトランジスタのあるビット線は放電され、交点にN型
MO8)ランジスタのないビット線はプリチャージされ
た状態のままとなる。
1の出力によりP型MOSトランジスタ15a〜15e
がオンし、ビット線14a〜14eがそれぞれプリチャ
ージされて、全てのビット線がVddすなわち゛′H″
レベルとなる。また、この期間中には、行デコーダ11
によってアドレス信号がデコードされる。次にクロック
φが“L″レベルなると、ワード線12a〜12eのう
ち行デコーダ11によって選択された1本が“H”レベ
ルとなり、この選択されたワード線との交点にN型Mo
Sトランジスタのあるビット線は放電され、交点にN型
MO8)ランジスタのないビット線はプリチャージされ
た状態のままとなる。
例えば、行デコーダ11のデコード結果によりワード線
120が選択された場合には、このワード線12cとの
交点にN型MOSトランジスタのあるビット1i14b
、 148はディスチャージされ、他のビット線14
a 、 14c 114dはディスチャージされず“H
ITレベルのままとなる。このようにして確定されるビ
ット線14a〜14eの電位はラッチ回路16a〜16
eにそれぞれ到達し、これらのラッチ回路が透過モード
となると読み出しデータとして出力される。
120が選択された場合には、このワード線12cとの
交点にN型MOSトランジスタのあるビット1i14b
、 148はディスチャージされ、他のビット線14
a 、 14c 114dはディスチャージされず“H
ITレベルのままとなる。このようにして確定されるビ
ット線14a〜14eの電位はラッチ回路16a〜16
eにそれぞれ到達し、これらのラッチ回路が透過モード
となると読み出しデータとして出力される。
前述したように、ラッチ回路168〜16eが透過モー
ドになるのはイネーブル信号ENの立上り時であるので
、ラッチ回路168〜16eは、クロックφがL”レベ
ルになってから遅延素子17での遅延時間だけ遅れて透
過モードとなる。したがって、遅延素子17における遅
延時間がビット線148〜148のうちのどのビット線
のディスチャージ時間よりも長くまたは同じになるよう
に設定されていれば、ラッチ回路16a〜16eの出力
端子には、ビット線14a〜14eの電位が確定する前
のデータは出力されず、常に確定したデー6タが出力さ
れることになる。
ドになるのはイネーブル信号ENの立上り時であるので
、ラッチ回路168〜16eは、クロックφがL”レベ
ルになってから遅延素子17での遅延時間だけ遅れて透
過モードとなる。したがって、遅延素子17における遅
延時間がビット線148〜148のうちのどのビット線
のディスチャージ時間よりも長くまたは同じになるよう
に設定されていれば、ラッチ回路16a〜16eの出力
端子には、ビット線14a〜14eの電位が確定する前
のデータは出力されず、常に確定したデー6タが出力さ
れることになる。
しかしながら、遅延回路17での遅延時間はその遅延回
路を構成するインバータのゲート容量により決定される
ため、遅延回路17による遅延時間をワード線の立上が
りに要する時間と、ピット線線の配線容量およびそのビ
ット線に付加されるトランジスタの拡散層客間で決定さ
れるビット線のディスチャージ時間との和に合せるのは
非常に困難であるため、次のような問題が発生する。
路を構成するインバータのゲート容量により決定される
ため、遅延回路17による遅延時間をワード線の立上が
りに要する時間と、ピット線線の配線容量およびそのビ
ット線に付加されるトランジスタの拡散層客間で決定さ
れるビット線のディスチャージ時間との和に合せるのは
非常に困難であるため、次のような問題が発生する。
例えば、遅延素子17における遅延時間の設定が少なす
ぎた場合には、ビット線の電位が確定する前にラッチ回
路16a〜16eが透過モードとなり、第5図に示すよ
うに、確定前のデータが出力されてしまう。これは、集
積回路内の他の部分での誤動作を引起こしたり、ラッチ
回路16a〜16eにおける電流消費の増加の原因にな
る。
ぎた場合には、ビット線の電位が確定する前にラッチ回
路16a〜16eが透過モードとなり、第5図に示すよ
うに、確定前のデータが出力されてしまう。これは、集
積回路内の他の部分での誤動作を引起こしたり、ラッチ
回路16a〜16eにおける電流消費の増加の原因にな
る。
また、遅延素子17での遅延時間が多すぎると、ROM
としてのアクセスタイムが遅くなったのと同じことにな
り、集積回路の動作速度を制限する原因となる。
としてのアクセスタイムが遅くなったのと同じことにな
り、集積回路の動作速度を制限する原因となる。
(発明が解決しようとする問題点)
この発明は上記のような点に鑑みなされたもので、従来
の半導体記憶装置ではラッチ回路を透過モードにするタ
イミングの設定が困難であり、不確定データが出力され
たり、アクセスタイムが増大したりする点を改善し、最
適なタイミングでラッチ回路を透過モードに設定できる
ようにし、動作の信頼性が高く、しかも高速動作可能な
半導体記憶装置を提供することを目的とする。
の半導体記憶装置ではラッチ回路を透過モードにするタ
イミングの設定が困難であり、不確定データが出力され
たり、アクセスタイムが増大したりする点を改善し、最
適なタイミングでラッチ回路を透過モードに設定できる
ようにし、動作の信頼性が高く、しかも高速動作可能な
半導体記憶装置を提供することを目的とする。
[発明の構成〕
(問題点を解決するだめの手段)
この発明による半導体記憶装置にあっては、ダミービッ
ト線を備えると共に、このダミーワード線と使用される
全てのワード線との交点にそれぞれディスチャージ手段
を設けて、どのワード線が選択されても前記ディスチャ
ージ手段によって前記ダミービット線がディスチャージ
さ−れるようにし、前記ダミービット線がディスチャー
ジされたタイミングで出力部のラッチ回路を透過モード
に制御するようにしたものである。
ト線を備えると共に、このダミーワード線と使用される
全てのワード線との交点にそれぞれディスチャージ手段
を設けて、どのワード線が選択されても前記ディスチャ
ージ手段によって前記ダミービット線がディスチャージ
さ−れるようにし、前記ダミービット線がディスチャー
ジされたタイミングで出力部のラッチ回路を透過モード
に制御するようにしたものである。
したがって、前記ラッチ回路が透過モードに制御される
タイミングは、出力データとなるビット線の電位が確定
するタイミングと同じになり、不確定データを出力しな
い範囲で最も高速のデータ読み出しが可能となる。
タイミングは、出力データとなるビット線の電位が確定
するタイミングと同じになり、不確定データを出力しな
い範囲で最も高速のデータ読み出しが可能となる。
(実施例)
以下、図面を参照してこの発明の実施例を説1 明す
る。
る。
第1図にこの発明の一実施例に係わる半導体記憶装置を
示す。この半導体記憶装置は、第3図の従来の半導体装
置と同様に、クロックφの前半のサイクルでビット11
4a〜14eのプリチャージを行ない、その後半でデー
タの読み出しを行なう同期型のROMであるが、ラッチ
回路16a〜16eを透過モードにするイネーブル信号
ENの発生に遅延回路17を用いず、その代わりにダミ
ービット線14Zを設けて、このダミービット線142
の電位変化を利用してイネーブル信号ENを発生させる
構成である。
示す。この半導体記憶装置は、第3図の従来の半導体装
置と同様に、クロックφの前半のサイクルでビット11
4a〜14eのプリチャージを行ない、その後半でデー
タの読み出しを行なう同期型のROMであるが、ラッチ
回路16a〜16eを透過モードにするイネーブル信号
ENの発生に遅延回路17を用いず、その代わりにダミ
ービット線14Zを設けて、このダミービット線142
の電位変化を利用してイネーブル信号ENを発生させる
構成である。
ダミービット線14zにはプリチャージ用のP型MOS
トランジスタ15Zが設けられると共に、このダミービ
ット1114zと各ワード線12a〜12eとの交点に
N型MOSトランジスタ13v〜13zがそれぞれ設け
られる。これらのN型MOSトランジスタ13v〜13
Zは、他のビット線にメモリセルとして設けられるN型
MOSトランジスタ138〜73GのW/Lと同一のW
/Lを有するものである。
トランジスタ15Zが設けられると共に、このダミービ
ット1114zと各ワード線12a〜12eとの交点に
N型MOSトランジスタ13v〜13zがそれぞれ設け
られる。これらのN型MOSトランジスタ13v〜13
Zは、他のビット線にメモリセルとして設けられるN型
MOSトランジスタ138〜73GのW/Lと同一のW
/Lを有するものである。
ダミービット線15zはノアゲート18の一方の入力に
接続され、このノアゲート18の他方の入力にはクロッ
クφが供給される。そして、このノアゲートの出力は、
ラッチ回路16a〜16eへのイネーブル信号ENとし
て出力され、これによりそれぞれの透過モードおよびラ
ッチモードが設定される。
接続され、このノアゲート18の他方の入力にはクロッ
クφが供給される。そして、このノアゲートの出力は、
ラッチ回路16a〜16eへのイネーブル信号ENとし
て出力され、これによりそれぞれの透過モードおよびラ
ッチモードが設定される。
このような構成のROMにあっては、ワード線12a〜
12eのうちのどのワード線が選択されても、P型MO
Sトランジスタ13v〜132のいずれが1つはオン状
態となるため、ダミービット線14zは必ずディスチャ
ージされる。しがも、このダミービット線14zの電位
の下降速度は、他のいずれのビット線の電位の下降速度
よりも遅いことが保証されている。これは、ダミービッ
ト線15zには全てのワード線128〜12eに対して
N型MOSトランジスタが設けられているので、他のビ
ット線よりも容量負荷が大きいためである。
12eのうちのどのワード線が選択されても、P型MO
Sトランジスタ13v〜132のいずれが1つはオン状
態となるため、ダミービット線14zは必ずディスチャ
ージされる。しがも、このダミービット線14zの電位
の下降速度は、他のいずれのビット線の電位の下降速度
よりも遅いことが保証されている。これは、ダミービッ
ト線15zには全てのワード線128〜12eに対して
N型MOSトランジスタが設けられているので、他のビ
ット線よりも容量負荷が大きいためである。
したがって、ノアゲート18の出力すなわちラッチ回路
16a〜16eへのイネーブル信号ENは、必ずビット
線14a〜14eの電位が確定した棲に“HIIレベル
となり、ラッチ回路16a〜16eがらは確定したデー
タが常に出力される。
16a〜16eへのイネーブル信号ENは、必ずビット
線14a〜14eの電位が確定した棲に“HIIレベル
となり、ラッチ回路16a〜16eがらは確定したデー
タが常に出力される。
また、プログラム変更によりビット線14a〜14eの
いずれかが全てのワード線との交点にN型トランジスタ
を備えた場合にも、ダミービット線14zの電位の下降
速度はそのビット線の下降速度と同じなので、ラッチ回
路16a〜16eがら不確定データが出力されることは
ない。
いずれかが全てのワード線との交点にN型トランジスタ
を備えた場合にも、ダミービット線14zの電位の下降
速度はそのビット線の下降速度と同じなので、ラッチ回
路16a〜16eがら不確定データが出力されることは
ない。
つまり、上記構成のROMにおいては、不確定データを
出力しない範囲で最も高速のデータ読み出しを行なうこ
とができる。
出力しない範囲で最も高速のデータ読み出しを行なうこ
とができる。
第2図はこの発明をSRAMに適用した場合の例を示す
ものである。ビット線15a〜i5dにはそのビット線
の電位を制御するメモリセル3oのトランジスタが接続
され、またダミービット線14zと全てのワード線12
a 、 12b・・・との交点には、N型MoSトラン
ジスタ21.22力弓Iプられる。このN型MO8I−
ランジスタ21のW、・LはRAMセル3゜のデータ転
送用トランジスタ3oaの〜I 、、/ lと同一にし
、トランジスタ22のW / LはRA〜1セル3oの
トランジスタ30bのW/Lと同一に設定する。
ものである。ビット線15a〜i5dにはそのビット線
の電位を制御するメモリセル3oのトランジスタが接続
され、またダミービット線14zと全てのワード線12
a 、 12b・・・との交点には、N型MoSトラン
ジスタ21.22力弓Iプられる。このN型MO8I−
ランジスタ21のW、・LはRAMセル3゜のデータ転
送用トランジスタ3oaの〜I 、、/ lと同一にし
、トランジスタ22のW / LはRA〜1セル3oの
トランジスタ30bのW/Lと同一に設定する。
このようにすれば、ダミービット線14zの電位の下降
速度は、他の全てのビット線の下降速度と同一になるの
で、第1図のROMと同様に、ラッチ回路からは確定し
たデータのみが出力される。
速度は、他の全てのビット線の下降速度と同一になるの
で、第1図のROMと同様に、ラッチ回路からは確定し
たデータのみが出力される。
[発明の効果]
以上のようにこの発明によれば、最適なタイミングでラ
ッチ回路を透過モードに設定できるようになり、動作の
信頼性が高く、しかも高速動作可能な半導体記憶装置を
提供することが可能となる。
ッチ回路を透過モードに設定できるようになり、動作の
信頼性が高く、しかも高速動作可能な半導体記憶装置を
提供することが可能となる。
第1図はこの発明の一実施例に係わる半導体記憶装置を
説明する回路図、第2図はこの発明の他の実施例に係わ
る半導体記憶装置を説明する回路図、第3図は従来の半
導体記憶装置を説明する回路図、第4図および第5図は
それぞれ第3図の従来の半導体記憶装置の動作を説明す
るためのタイミングチャートである。 11・・・行デコーダ、12a〜12e・・・ワード線
、13a〜13g 、 13v〜13z・・・N型MO
8)−ランジスタ、148〜14e・・・ビット線、1
4z・・・ダミービット線、15a 〜15e 、 1
5z−P型MOSトランジスタ、16a〜16e・・・
ラッチ回路、18・・・ノアゲート。 出願人代理人 弁理士 鈴 江 武 彦第3図 第 4 図 第5図
説明する回路図、第2図はこの発明の他の実施例に係わ
る半導体記憶装置を説明する回路図、第3図は従来の半
導体記憶装置を説明する回路図、第4図および第5図は
それぞれ第3図の従来の半導体記憶装置の動作を説明す
るためのタイミングチャートである。 11・・・行デコーダ、12a〜12e・・・ワード線
、13a〜13g 、 13v〜13z・・・N型MO
8)−ランジスタ、148〜14e・・・ビット線、1
4z・・・ダミービット線、15a 〜15e 、 1
5z−P型MOSトランジスタ、16a〜16e・・・
ラッチ回路、18・・・ノアゲート。 出願人代理人 弁理士 鈴 江 武 彦第3図 第 4 図 第5図
Claims (2)
- (1)ビット線の電位が入力に供給され、制御信号に基
づいてそのビット線の電位をそのまま出力する透過モー
ドと、その電位をラッチして出力するラッチモードとに
切替え制御されるラッチ回路を備えた半導体記憶装置に
おいて、 ダミービット線と、 このダミービット線を他のビット線と共に プリチャージするプリチャージ回路と、 使用される全てのワード線と前記ダミービ ット線との交点にそれぞれ設けられ、対応するワード線
が活性化された際に前記ダミービット線の電位をそれぞ
れディスチャージする複数のディスチャージ手段と、 前記ダミービット線がディスチャージされ た際に前記ラッチ回路を透過モードに制御する制御信号
発生手段とを具備することを特徴とする半導体記憶装置
。 - (2)前記ビット線にはそのビット線の電位を制御する
メモリセルが接続され、且つ前記ディスチャージ手段は
前記メモリセルと同等の構成になつている特許請求の範
囲第1項記載の半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62070765A JPS63237296A (ja) | 1987-03-25 | 1987-03-25 | 半導体記憶装置 |
US07/113,204 US4849935A (en) | 1987-03-25 | 1987-10-27 | Semiconductor memory including transparent latch circuits |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62070765A JPS63237296A (ja) | 1987-03-25 | 1987-03-25 | 半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63237296A true JPS63237296A (ja) | 1988-10-03 |
Family
ID=13440933
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62070765A Pending JPS63237296A (ja) | 1987-03-25 | 1987-03-25 | 半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4849935A (ja) |
JP (1) | JPS63237296A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003157690A (ja) * | 2001-11-23 | 2003-05-30 | Hynix Semiconductor Inc | フラッシュメモリ装置 |
CN109312800A (zh) * | 2016-07-15 | 2019-02-05 | 株式会社开道 | 带制动器的电动机及带制动器的电动机的制造方法 |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5173619A (en) * | 1988-05-26 | 1992-12-22 | International Business Machines Corporation | Bidirectional buffer with latch and parity capability |
US5107465A (en) * | 1989-09-13 | 1992-04-21 | Advanced Micro Devices, Inc. | Asynchronous/synchronous pipeline dual mode memory access circuit and method |
JPH03231320A (ja) * | 1990-02-06 | 1991-10-15 | Mitsubishi Electric Corp | マイクロコンピュータシステム |
US5239237A (en) * | 1990-02-14 | 1993-08-24 | Zilog, Inc. | Control circuit having outputs with differing rise and fall times |
US5187686A (en) * | 1990-02-14 | 1993-02-16 | Zilog, Inc. | Control circuit having outputs with differing rise and fall times |
US5023486A (en) * | 1990-03-30 | 1991-06-11 | Atmel Corporation | Logic output control circuit for a latch |
EP0492776B1 (en) * | 1990-12-25 | 1998-05-13 | Mitsubishi Denki Kabushiki Kaisha | A semiconductor memory device with a large storage capacity memory and a fast speed memory |
JPH05151778A (ja) * | 1991-06-05 | 1993-06-18 | Mitsubishi Electric Corp | スタテイツクランダムアクセスメモリおよびその制御方法 |
US5289430A (en) * | 1991-11-26 | 1994-02-22 | Texas Instruments Incorporated | Self latching input buffer |
US5424996A (en) * | 1992-09-29 | 1995-06-13 | Hewlett-Packard Company | Dual transparent latch |
EP0600142B1 (en) * | 1992-11-30 | 1999-05-06 | STMicroelectronics S.r.l. | High performance single port RAM generator architecture |
US5325330A (en) * | 1993-02-11 | 1994-06-28 | Micron Semiconductor, Inc. | Memory circuit with foreshortened data output signal |
US5424985A (en) * | 1993-06-30 | 1995-06-13 | Sgs-Thomson Microelectronics, Inc. | Compensating delay element for clock generation in a memory device |
FR2707790B1 (fr) * | 1993-07-12 | 1995-09-15 | Sgs Thomson Microelectronics | Mémoire à double accès. |
US5490114A (en) * | 1994-12-22 | 1996-02-06 | International Business Machines Corporation | High performance extended data out |
US5784329A (en) * | 1997-01-13 | 1998-07-21 | Mitsubishi Semiconductor America, Inc. | Latched DRAM write bus for quickly clearing DRAM array with minimum power usage |
US5978307A (en) * | 1998-05-21 | 1999-11-02 | Integrated Device Technology, Inc. | Integrated circuit memory devices having partitioned multi-port memory arrays therein for increasing data bandwidth and methods of operating same |
US5982700A (en) * | 1998-05-21 | 1999-11-09 | Integrated Device Technology, Inc. | Buffer memory arrays having nonlinear columns for providing parallel data access capability and methods of operating same |
US5999478A (en) * | 1998-05-21 | 1999-12-07 | Integrated Device Technology, Inc. | Highly integrated tri-port memory buffers having fast fall-through capability and methods of operating same |
US6216205B1 (en) | 1998-05-21 | 2001-04-10 | Integrated Device Technology, Inc. | Methods of controlling memory buffers having tri-port cache arrays therein |
US5943290A (en) * | 1998-06-12 | 1999-08-24 | Oak Technology, Inc. | Apparatus for providing a quiet time before analog signal sampling in a mixed signal integrated circuit employing synchronous and asynchronous clocking |
US6125077A (en) * | 1999-04-20 | 2000-09-26 | Oak Technology, Inc. | Apparatus and method for providing a quiet time before analog signal sampling in a mixed signal integrated circuit employing synchronous and asynchronous clocking |
US6546461B1 (en) | 2000-11-22 | 2003-04-08 | Integrated Device Technology, Inc. | Multi-port cache memory devices and FIFO memory devices having multi-port cache memory devices therein |
US7042792B2 (en) * | 2004-01-14 | 2006-05-09 | Integrated Device Technology, Inc. | Multi-port memory cells for use in FIFO applications that support data transfers between cache and supplemental memory arrays |
US7177212B2 (en) * | 2004-01-23 | 2007-02-13 | Agere Systems Inc. | Method and apparatus for reducing leakage current in a read only memory device using shortened precharge phase |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6122496A (ja) * | 1984-07-11 | 1986-01-31 | Hitachi Micro Comput Eng Ltd | 半導体記憶装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4044341A (en) * | 1976-03-22 | 1977-08-23 | Rca Corporation | Memory array |
US4334157A (en) * | 1980-02-22 | 1982-06-08 | Fairchild Camera And Instrument Corp. | Data latch with enable signal gating |
US4627032A (en) * | 1983-11-25 | 1986-12-02 | At&T Bell Laboratories | Glitch lockout circuit for memory array |
JPS60125998A (ja) * | 1983-12-12 | 1985-07-05 | Fujitsu Ltd | 半導体記憶装置 |
US4661927A (en) * | 1985-01-15 | 1987-04-28 | Honeywell Inc. | Integrated Schottky logic read only memory |
US4750839A (en) * | 1985-08-07 | 1988-06-14 | Texas Instruments Incorporated | Semiconductor memory with static column decode and page mode addressing capability |
-
1987
- 1987-03-25 JP JP62070765A patent/JPS63237296A/ja active Pending
- 1987-10-27 US US07/113,204 patent/US4849935A/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6122496A (ja) * | 1984-07-11 | 1986-01-31 | Hitachi Micro Comput Eng Ltd | 半導体記憶装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003157690A (ja) * | 2001-11-23 | 2003-05-30 | Hynix Semiconductor Inc | フラッシュメモリ装置 |
CN109312800A (zh) * | 2016-07-15 | 2019-02-05 | 株式会社开道 | 带制动器的电动机及带制动器的电动机的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
US4849935A (en) | 1989-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63237296A (ja) | 半導体記憶装置 | |
EP0121208B1 (en) | Static type semiconductor memory circuit | |
KR920005160A (ko) | 반도체 집적회로 | |
JPH0422318B2 (ja) | ||
US5264737A (en) | One-shot signal generation circuitry for use in semiconductor memory integrated circuit | |
US3962686A (en) | Memory circuit | |
JP3953691B2 (ja) | 集積回路及び同期型半導体メモリ装置 | |
JPH0450679B2 (ja) | ||
JP3169987B2 (ja) | 入力緩衝回路を含む集積回路 | |
JPS59135690A (ja) | デコ−ダ回路 | |
JPH0158591B2 (ja) | ||
KR0155986B1 (ko) | 반도체 기억장치 | |
JPS6286599A (ja) | 半導体記憶装置 | |
KR970051151A (ko) | 외부 데이타의 입력없이 라이트 동작을 수행하는 기능을 갖는 반도체 기억 장치 | |
JPH06132747A (ja) | 半導体装置 | |
JPS6120292A (ja) | 半導体記憶装置 | |
JPS6145314B2 (ja) | ||
US6586970B1 (en) | Address decoder with pseudo and or pseudo nand gate | |
KR20010004219A (ko) | 디디알 에스디램의 파이프래치 출력단 프리차지 구조 | |
JPH0458676B2 (ja) | ||
JPH06119793A (ja) | 読み出し専用記憶装置 | |
JPH09261021A (ja) | 信号遷移検出回路 | |
JPH08203274A (ja) | 半導体記憶装置 | |
JPH0417197A (ja) | 半導体メモリ装置 | |
KR100444316B1 (ko) | 반도체 메모리장치의 입력버퍼 |