JPS6323347A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は半導体装置に関するもので、特に、集積回路
製造時にトランゾスタなどと同時に形成されるＰＮダイ
オードに関するものである。

従来の半導体装置全第１図に示す。この図において、１
はＰ型の半導体基板、２はＮ串型の埋込み市、３ばＰ＋
型の分離拡散領域、４はＮ型のエピタキシャル層、５は
ダイオードのアノードとしてのＰ＋型の拡散領域、６は
別のＰ＋型の拡散領域、７はカソード取出し領域として
のＮ＋型の拡散領域である。

このような半導体装置においては、拡散領域５からアノ
ード電極を取出す一方、拡散領域６，７の両刀から共通
にカソード電極を取出すことにより、拡散領域５全アノ
ード、拡散領域６．７およびエピタキシャル層４をカソ
ードとしてＰＮダイオードが形成される。

しかるに、上記半導体装置では、ＰＮダイオードの外に
、拡散領域５と分離拡散領域３の間に、また拡散領域５
と半導体基板１との間に寄生のＰＮＰトランジスタがで
きてしまう。

第２図は上記半導体装置の等価回路図を示し、８は拡散
領域５に相当する部分、９は拡散領域７およびエピタキ
シャル層４に相当する部分、１０は拡散領域６に相当す
る部分、ｌｌは分離拡散領域３に相当する部分、１２は
半導体基板ｌに相当する部分である。この図から明らか
なように、第１図の半導体装置では、拡散領域５をエミ
ッタ、拡散領域７およびエピタ午シャル層４全ベース、
分離拡散領域３をコレクタとする寄生のＰＮＰ　）ラン
ソスタと、拡散領域５をエミッタ、拡散領域７およびエ
ピタキシャル層４をペース、半導体基板ｌをコレクタと
する寄生のＰＮＰ　トランジスタができる。

したがって、ダイオードのアノードからカソードへ電流
を取出した場合、寄生のＰＮＰ　トランジスタが動作し
１分離拡散領域３あるいは半導体基板ｌへ電流が漏れる
という欠点があった。

この発明は上記の点に鑑みなされたもので、漏れ電流を
減少させることのできる半導体装置を提供することを目
的とする。

以下この発明の実施例を図面を参照して説明する。第３
図はこの発明の実施例を示す図である。

この図において、２１はＰ型の半導体基板で、その上に
ＵＮ型のエピタキシャル層２２が形成される。このエピ
タキシャル層２２と半導体基板２１の境界所定範囲には
、Ｎ型不純物を高！１度に拡散することによりＮ＋型の
埋込み層２３が形成される。

上記エピタキシャル層２２には、上記埋込み層２３周辺
のエピタキシャル層２２を他のエピタキシャル層（この
部分は図示されず）２２から分離するように、上記埋込
み層２３を囲んでＰ＋型の分離拡散領域２４が形成され
る。この分離拡散領域２４内側のエピタキシャル層２２
には、上記埋込み層２３上の表面においてダイオードの
アノードとしてのＰ＋型の拡散領域２５が形成される。

また１分離拡散領域２４内側のエピタキシャル層２２に
は、上記拡散領域２５を囲んでＰ＋型の拡散領域２６が
形成される。この場合、拡散領域２６は、エピタキシャ
ル層２２の表面から埋込み層２３に届くように形成され
る。そして、このような拡散領域２６内側のエピタキシ
ャル層２２には、その表面所定部分に上記拡散領域２６
と隣接してカソード取出し領域としてのＮ＋型の拡散領
域２７が形成される。

このように構成された半導体装置においては、拡散領域
２５からアノード電極全取出す一方、拡散領域２６，２
７の両方から共通にカソード電極を取出すことにより、
拡散領域２５ｉアノード、拡散領域２６．２７およびエ
ピタキシャル層（拡散領域２６内側のエピタキシャル層
）２２金カソードとしてＰＮダイオードが形成される。

第４図は上記半導体装置の等価回路図である。

この図において、２８は拡散領域２５に相当する部分、
２９は拡散領域２７およびエピタキシャル層（拡散領域
２６内側のエピタキシャル層）２２に相当する部分、３
０は拡散領域２６に相当する部分、３１は半導体基板２
１に相当する部分である。

この図から明らかなように、第３図の半導体装置におい
ては、拡散領域２６全工ピタキシヤル層２２の表面から
埋込み層２３に届くように形成することにより、寄生の
ＰＮＰ）ランジスタは拡散領域２５と半導体基板２１間
に形成されるだけでおる。すなわち、拡散領域２５をエ
ミッタ、拡散領域２７およびエピタキシャル層（拡散領
域２６内側のエピタキシャル層〕２２全ペース、半導体
基板２１ｉコレクタとする寄生のＰＮＰトランソスタが
形成されるだけである。ここで、このＰＮＰトランソス
タの電流増幅率は極端に小さく、従来の横方向の寄生の
ＰＮＰトランソスタ（第１図の拡散領域５と分離拡散領
域３間で形成される）に比較−、ｉ　ｈば’／ｉｏ以下
である。

したがって、ｉ３図の半導体装置によれば、ダイオード
のアノードからカソードへ電流全取出した場合、カソー
ドの電位がアノードの電位に対して多少下がっても、漏
れ電流は微少であり、従来に比較すれば’／ｉｏ以下に
なる。

以上詳述゛７たように、この発明の半導体装置において
は、ダイオードのアノードとしての拡散領域を囲って形
成される基板と同一導電型の拡散領域を１工ピタキシヤ
ル層の表面から埋込み層に届くように形成することによ
り、漏れ電流を微少とすることができる。

【図面の簡単な説明】

第１図は従来の半導体装＃を示す図、第２図は第１図装
置の等価回路図、第３図はこの発明の半導体装置の実施
例を示す図、第４図は第３図装置の等価回路図である。 ２１・・・半導体基板、２２・・・エピタキシャル看、
２３・・・埋込み層、２４・・・分離拡散領域、２５，
２６゜２７・・・拡散領域。 第１図 第２図

Claims (1)

【特許請求の範囲】
1. 一導電型の半導体基板と、この半導体基板上に、半導体
   基板と反対導電型で形成されたエピタキシャル層と、こ
   のエピタキシャル層と上記半導体基板の境界所定範囲に
   、エピタキシャル層と同一導電型の濃度の濃い不純物を
   拡散して形成された埋込み層と、この埋込み層周辺の上
   記エピタキシャル層を他の上記エピタキシャル層から分
   離するように、上記埋込み層を囲んで上記エピタキシャ
   ル層に形成された上記半導体基板と同一導電型の分離拡
   散領域と、上記埋込み層上方の上記エピタキシャル層表
   面に上記半導体基板と同一導電型で形成され、ダイオー
   ドのアノードとなる拡散領域と、この拡散領域を囲んで
   上記分離拡散領域内側の上記エピタキシャル層内に、そ
   の表面から上記埋込み層に届くように形成された上記半
   導体基板と同一導電型の拡散領域とを具備し、この拡散
   領域と、その内側の上記エピタキシャル層をカソードと
   して、これらからカソード電極を取出す一方、上記アノ
   ード拡散領域からアノード電極を取出してなる半導体装
   置。