JPS63228350A - 周辺記憶制御装置 - Google Patents
周辺記憶制御装置Info
- Publication number
- JPS63228350A JPS63228350A JP62062981A JP6298187A JPS63228350A JP S63228350 A JPS63228350 A JP S63228350A JP 62062981 A JP62062981 A JP 62062981A JP 6298187 A JP6298187 A JP 6298187A JP S63228350 A JPS63228350 A JP S63228350A
- Authority
- JP
- Japan
- Prior art keywords
- data
- host computer
- storage device
- peripheral storage
- hard disk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 title claims abstract description 36
- 238000000034 method Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、データディスク内蔵のデータをホストコン
ピュータ間で高速アクセスする周辺記憶制御装置に関す
るものである。
ピュータ間で高速アクセスする周辺記憶制御装置に関す
るものである。
第２図は従来の周辺記憶制御装置を示す全体構成図であ
り、図において、（１）はホストコンピュータである。
り、図において、（１）はホストコンピュータである。
そして周辺記憶制御装置（ｌΔ）を構成する（２）はホ
ストコンピュータ（＋）へデータ及び制御信号を入出力
するｐｃババス（３）はホストコンピュータ（１）と外
部機器とのインターフェースをとるホストインターフェ
ース制御回路、（４）はホストコンピュータ（１）とハ
ードディスク（１０）−（１０）間のデータ転送制御等
を行なうハードディスクコントローラ、（５）はデータ
を、ハードディスク（１０）へ書込み／読出しする為に
変復調するデータ変復調回路、（６）は変復調信号を発
振する可変周波数発振回路、（７）は上記ホストコンピ
ュータ（１）とハードディスク（１０）間で入出力され
るデータを一時記憶するＲＡＭ 、 （８）はＧＰＵ（
９）によるデータ転送制御用のプログラムを記憶したｌ
ｌ０Ｍ、（１１）は内部バスである。
ストコンピュータ（＋）へデータ及び制御信号を入出力
するｐｃババス（３）はホストコンピュータ（１）と外
部機器とのインターフェースをとるホストインターフェ
ース制御回路、（４）はホストコンピュータ（１）とハ
ードディスク（１０）−（１０）間のデータ転送制御等
を行なうハードディスクコントローラ、（５）はデータ
を、ハードディスク（１０）へ書込み／読出しする為に
変復調するデータ変復調回路、（６）は変復調信号を発
振する可変周波数発振回路、（７）は上記ホストコンピ
ュータ（１）とハードディスク（１０）間で入出力され
るデータを一時記憶するＲＡＭ 、 （８）はＧＰＵ（
９）によるデータ転送制御用のプログラムを記憶したｌ
ｌ０Ｍ、（１１）は内部バスである。
次に動作について説明する。ホストコンピュータ（１）
は特定のコマンドをＰＣバス（２）を介して、周辺記憶
制御装置（ハードディスク制御装置）（ＩＡ）に転送す
ることにより、ハードディスク（ｌＯ）内に記憶されて
いるデータの読み書きを同装置に実行させる。
は特定のコマンドをＰＣバス（２）を介して、周辺記憶
制御装置（ハードディスク制御装置）（ＩＡ）に転送す
ることにより、ハードディスク（ｌＯ）内に記憶されて
いるデータの読み書きを同装置に実行させる。
その実行にあたりハードディスク制御装置（ＩＡ）は、
ホストインターフェース制御回路（３）を介してホスト
コンピュータ（１）よりコマンドを受は取り、そのコマ
ンドを解読して、必要な動作をハードディスク・コント
ローラ（４）に実行させる。そしてハードディスクにデ
ータを書き込む場合、データは、一旦ＲＡＭ（７）内に
格納され、ハードディスク（１０）のヘッドが指定アド
レスにセツティング完了した時点でハードディスク（ｌ
Ｏ）側にデータを転送する。又ハードディスク（１０）
からデータを読み込む場合、ディスク上のデータは、一
端ＲＡＭ（７）内に格納され、ホストコンピュータ＜１
）側へ受は入れ準備が整ったところで、データをホスト
コンピュータ（１）側へ転送する。読み込み時でも書き
込み時でも、以上のような動作は１セクタ（ディスク上
の１記憶区分）単位で行なわれる。
ホストインターフェース制御回路（３）を介してホスト
コンピュータ（１）よりコマンドを受は取り、そのコマ
ンドを解読して、必要な動作をハードディスク・コント
ローラ（４）に実行させる。そしてハードディスクにデ
ータを書き込む場合、データは、一旦ＲＡＭ（７）内に
格納され、ハードディスク（１０）のヘッドが指定アド
レスにセツティング完了した時点でハードディスク（ｌ
Ｏ）側にデータを転送する。又ハードディスク（１０）
からデータを読み込む場合、ディスク上のデータは、一
端ＲＡＭ（７）内に格納され、ホストコンピュータ＜１
）側へ受は入れ準備が整ったところで、データをホスト
コンピュータ（１）側へ転送する。読み込み時でも書き
込み時でも、以上のような動作は１セクタ（ディスク上
の１記憶区分）単位で行なわれる。
（発明が解決しようとする問題点）
従来の周辺記憶制御装置は以上のように構成されている
ので、ホストコンピュータより周辺記憶装置に対して、
データの読み込み、及び書き込み要求があった場合、周
辺記憶装置は記憶媒体上（例えば磁気ディスク）にある
当該データの記憶個所へのヘッド位置決めのためのシー
ク動作を行なった後、データ転送動作を行なわなければ
ならず、よってホストコンピュータが頻繁に使用するデ
ータの転送に際してもシーク時間の影響等によって非常
に時間がかかっていまつといった問題点があった。
ので、ホストコンピュータより周辺記憶装置に対して、
データの読み込み、及び書き込み要求があった場合、周
辺記憶装置は記憶媒体上（例えば磁気ディスク）にある
当該データの記憶個所へのヘッド位置決めのためのシー
ク動作を行なった後、データ転送動作を行なわなければ
ならず、よってホストコンピュータが頻繁に使用するデ
ータの転送に際してもシーク時間の影響等によって非常
に時間がかかっていまつといった問題点があった。
この発明は以上のような問題点を解消するためになされ
たもので、周辺記憶装置に記憶されたデータ中ホストコ
ンピュータによって頻繁に使用されるデータを、シーク
動作等を行なわずに高速アクセスし得る周辺記憶制御装
置を得ることを目的とする。
たもので、周辺記憶装置に記憶されたデータ中ホストコ
ンピュータによって頻繁に使用されるデータを、シーク
動作等を行なわずに高速アクセスし得る周辺記憶制御装
置を得ることを目的とする。
この発明に係る周辺記憶制御装置は、周辺記憶装置に記
憶されたデータ中、上位計算機によって頻繁にアクセス
されるデータをランダムアセス方式で高速にアクセスし
得る高速記憶素子から成る仮想周辺記憶装置を備えると
共に、該仮想周辺記憶装置をランダムアクセス制御して
当該データを上位計算機と仮想周辺記憶装置で入出力す
る記憶装置制御手段を備えたものである。
憶されたデータ中、上位計算機によって頻繁にアクセス
されるデータをランダムアセス方式で高速にアクセスし
得る高速記憶素子から成る仮想周辺記憶装置を備えると
共に、該仮想周辺記憶装置をランダムアクセス制御して
当該データを上位計算機と仮想周辺記憶装置で入出力す
る記憶装置制御手段を備えたものである。
（作用〕
この発明のよる周辺記憶制御装置によれば、仮想周辺記
憶装置に記憶されたデータを記憶装置制御手段によって
ランダムアクセスし、該当データを上位計算機と仮想周
辺記憶装置間で入出力する為、上位計算機は頻繁に使用
するデータを高速に転送し得る効果がある。
憶装置に記憶されたデータを記憶装置制御手段によって
ランダムアクセスし、該当データを上位計算機と仮想周
辺記憶装置間で入出力する為、上位計算機は頻繁に使用
するデータを高速に転送し得る効果がある。
以下、この発明の一実施例を図について説明する。第１
図において（１）〜（１１）は従来装置と同一構成要素
である。（１２）はホストコンピュータ（１）で頻繁に
使用するハードディスク（１０）中のデータを記憶した
ランダムアクセス方式の高速メモリディスクであり、仮
想ハードディスクを構成している。そして該メモリディ
スク（１２）は、ホストインターフェース制御回路（３
） 、 ＤＭＡコントローラ内蔵のハードディスク・コ
ントローラ（４）、及び内部バス（１１）に接続され、
中央処理装置（９）に処理を委ねる事によって、ハード
ディスク（ｌＯ）とメモリディスク（１２）とホストコ
ンピュータ（１）とのデータのやりとりが自由に処理で
きるようになされている。
図において（１）〜（１１）は従来装置と同一構成要素
である。（１２）はホストコンピュータ（１）で頻繁に
使用するハードディスク（１０）中のデータを記憶した
ランダムアクセス方式の高速メモリディスクであり、仮
想ハードディスクを構成している。そして該メモリディ
スク（１２）は、ホストインターフェース制御回路（３
） 、 ＤＭＡコントローラ内蔵のハードディスク・コ
ントローラ（４）、及び内部バス（１１）に接続され、
中央処理装置（９）に処理を委ねる事によって、ハード
ディスク（ｌＯ）とメモリディスク（１２）とホストコ
ンピュータ（１）とのデータのやりとりが自由に処理で
きるようになされている。
以下、上記構成に基づいて動作について説明する。ハー
ドディスク制御装置（ＩＡ）は、ホストコンピュータ（
１）よりコマンドをホストインターフェース制御回路（
３）を介して受は取り、そのコマンドがメモリディスク
（１２）にハードディスク（１０）へのデータ転送コマ
ンド又はメモリディスク（１２）よりハードディスク（
ｌＯ）へのデータ転送命令であった場合、これらデータ
転送コマンドの処理を中央処理装置（９）へ委ねる。゛ すなわち、ホストコンピュータ（１）がメモリディスク
（１２）を必要とする場合、そのデータ転送コマンドを
中央処理装置（９）にセットすることによってメモリデ
ィスク（１２）にハードディスク（１０）のデータを転
送させ、それをホストコンピュータ（１）にとフての仮
想のハードディスクとしてランダムアクセス方法で高速
データ授受作業をさせる。
ドディスク制御装置（ＩＡ）は、ホストコンピュータ（
１）よりコマンドをホストインターフェース制御回路（
３）を介して受は取り、そのコマンドがメモリディスク
（１２）にハードディスク（１０）へのデータ転送コマ
ンド又はメモリディスク（１２）よりハードディスク（
ｌＯ）へのデータ転送命令であった場合、これらデータ
転送コマンドの処理を中央処理装置（９）へ委ねる。゛ すなわち、ホストコンピュータ（１）がメモリディスク
（１２）を必要とする場合、そのデータ転送コマンドを
中央処理装置（９）にセットすることによってメモリデ
ィスク（１２）にハードディスク（１０）のデータを転
送させ、それをホストコンピュータ（１）にとフての仮
想のハードディスクとしてランダムアクセス方法で高速
データ授受作業をさせる。
又、ホストコンピュータ（１）にとって、メモリディス
ク（１２）が不必要となった場合、逆のコマンドをツト
して、ハードディスク（１０）にメモリディスク（１２
）のデータを転送させ、通常のハードディスクとしての
動作に戻す。
ク（１２）が不必要となった場合、逆のコマンドをツト
して、ハードディスク（１０）にメモリディスク（１２
）のデータを転送させ、通常のハードディスクとしての
動作に戻す。
なお、上記実施例では、記憶ディバイスが、ハードディ
スク（１０）の場合を示したが、磁気テープやフロッピ
ーディスク、ＣＤ ＲＯＭの場合でも、上記実施例と同
様の効果を奏する。
スク（１０）の場合を示したが、磁気テープやフロッピ
ーディスク、ＣＤ ＲＯＭの場合でも、上記実施例と同
様の効果を奏する。
以上のように、この発明によれば上位計算機で頻繁に使
う周辺記憶装置上のデータをランダムアクセス方式の高
速記憶装置に蓄え、該高速記憶装置を仮想周辺記憶装置
として上位計算機との間でデータ転送作業させる構成と
した為、上位計算機のデータ転送動作及びデータ処理時
間速度が向上するといった効果が得られる。
う周辺記憶装置上のデータをランダムアクセス方式の高
速記憶装置に蓄え、該高速記憶装置を仮想周辺記憶装置
として上位計算機との間でデータ転送作業させる構成と
した為、上位計算機のデータ転送動作及びデータ処理時
間速度が向上するといった効果が得られる。
第１図はこの発明の一実施例による周辺記憶制御装置の
全体構成図、第２図は従来の周辺記憶制御装置の全体構
成図である。 図において、 （１）はホストコンピュータ、 （ｌ八）は周辺記憶制御装置、 （３）はホストインターフェース制御回路、（４）はハ
ードディスクコントローラ、（９）は中央処理装置、 （１０）はハードディスク、 （ＩＩ）は内部バス、 （１２）はメモリディスク。 なお、各図中、同一符号は同−又は相当部分を示す。 手続補正書（自発） 昭和 年 月 日 特５午庁あ官、 ６２ ９
２４２、発明の名称 周辺記憶制御装置 ３、補正をする者 事件との関係 特許出願人 代表者志岐守哉 ４、代理人 明細書の発明の詳細な説明の欄。 ６、補正の内容 明細書＄７頁第１０行〜第１１行の「コマンドをツトし
て」という記載を「コマンドをセットして」と補正する
。 以上
全体構成図、第２図は従来の周辺記憶制御装置の全体構
成図である。 図において、 （１）はホストコンピュータ、 （ｌ八）は周辺記憶制御装置、 （３）はホストインターフェース制御回路、（４）はハ
ードディスクコントローラ、（９）は中央処理装置、 （１０）はハードディスク、 （ＩＩ）は内部バス、 （１２）はメモリディスク。 なお、各図中、同一符号は同−又は相当部分を示す。 手続補正書（自発） 昭和 年 月 日 特５午庁あ官、 ６２ ９
２４２、発明の名称 周辺記憶制御装置 ３、補正をする者 事件との関係 特許出願人 代表者志岐守哉 ４、代理人 明細書の発明の詳細な説明の欄。 ６、補正の内容 明細書＄７頁第１０行〜第１１行の「コマンドをツトし
て」という記載を「コマンドをセットして」と補正する
。 以上
Claims (2)
- （１）上位計算機と周辺記憶装置間のデータ入出力を、
記憶装置制御手段による制御のもとにデータインターフ
ェースを取りながら行なう周辺記憶制御装置において、
上記周辺記憶装置の記憶データを一時記憶する仮想周辺
記憶装置と、該仮想周辺記憶装置と上記上位計算機間の
データ入出力をランダムアクセス制御する仮想記憶装置
の制御手段とを備えたことを特徴とする周辺記憶制御装
置。 - （２）上記仮想周辺記憶装置は、高速ランダムアクセス
方式の記憶素子から構成されるメモリディスクであるこ
とを特徴とする特許請求の範囲第１項記載の周辺記憶制
御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62062981A JPS63228350A (ja) | 1987-03-18 | 1987-03-18 | 周辺記憶制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62062981A JPS63228350A (ja) | 1987-03-18 | 1987-03-18 | 周辺記憶制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63228350A true JPS63228350A (ja) | 1988-09-22 |
Family
ID=13216046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62062981A Pending JPS63228350A (ja) | 1987-03-18 | 1987-03-18 | 周辺記憶制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63228350A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005267496A (ja) * | 2004-03-22 | 2005-09-29 | Nippon Yunishisu Kk | 仮想テープ装置の制御システムおよび制御プログラム |
-
1987
- 1987-03-18 JP JP62062981A patent/JPS63228350A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005267496A (ja) * | 2004-03-22 | 2005-09-29 | Nippon Yunishisu Kk | 仮想テープ装置の制御システムおよび制御プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0248747A (ja) | マイクロプロセツサ | |
| JPH0429102B2 (ja) | ||
| JPS63228350A (ja) | 周辺記憶制御装置 | |
| JPH01169557A (ja) | 記憶制御装置 | |
| JPS581451B2 (ja) | デ−タ転送方式 | |
| JPS6331806B2 (ja) | ||
| JPH0793101A (ja) | データバックアップ装置 | |
| JPH03103918A (ja) | 仮想ディスク構成方式 | |
| JPH01181137A (ja) | 記憶装置 | |
| JP2870285B2 (ja) | レジスタ | |
| JPH01296303A (ja) | Ｐｃのデータ転送制御方式 | |
| JPH0216622A (ja) | 外部記憶装置シュミレータ | |
| JPH01177151A (ja) | 情報処理システム | |
| JP2581144B2 (ja) | バス制御装置 | |
| JPH05173720A (ja) | ディスク制御装置、ディスク装置およびディスク制御システム | |
| JPH03127116A (ja) | 増設メモリ装置 | |
| JPH0784871A (ja) | 連続アドレスデータ用メモリのアクセス回路 | |
| JPS6121541A (ja) | 記憶回路 | |
| JPS60126750A (ja) | キヤツシユメモリ装置 | |
| JPH04116750A (ja) | Ｄｍａメモリ転送装置 | |
| JPH03113541A (ja) | ジョブ間データ転送装置 | |
| JPH0567022A (ja) | 高速データアクセス方式 | |
| JPH04130917A (ja) | 電子ディスク装置 | |
| JPS61190643A (ja) | 記憶制御方式 | |
| JPH01126749A (ja) | 周辺機器データ制御装置 |