JPS63224389A - 二重スル−ホ−ル付導体回路板及びその製造方法 - Google Patents
二重スル−ホ−ル付導体回路板及びその製造方法Info
- Publication number
- JPS63224389A JPS63224389A JP5686087A JP5686087A JPS63224389A JP S63224389 A JPS63224389 A JP S63224389A JP 5686087 A JP5686087 A JP 5686087A JP 5686087 A JP5686087 A JP 5686087A JP S63224389 A JPS63224389 A JP S63224389A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- layer
- forming
- conductor circuit
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 title claims description 109
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims description 20
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 19
- 239000011248 coating agent Substances 0.000 claims description 15
- 238000000576 coating method Methods 0.000 claims description 15
- 238000004070 electrodeposition Methods 0.000 claims description 15
- 230000002093 peripheral effect Effects 0.000 claims description 15
- 239000011889 copper foil Substances 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 11
- 239000003973 paint Substances 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 239000003054 catalyst Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- UOCLXMDMGBRAIB-UHFFFAOYSA-N 1,1,1-trichloroethane Chemical compound CC(Cl)(Cl)Cl UOCLXMDMGBRAIB-UHFFFAOYSA-N 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 229920000180 alkyd Polymers 0.000 description 1
- 125000000129 anionic group Chemical group 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 125000002091 cationic group Chemical group 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- PIBWKRNGBLPSSY-UHFFFAOYSA-L palladium(II) chloride Chemical compound Cl[Pd]Cl PIBWKRNGBLPSSY-UHFFFAOYSA-L 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000010019 resist printing Methods 0.000 description 1
- 235000011121 sodium hydroxide Nutrition 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は二重スルーホール付導体回路機及びその製造方
法に関する。
法に関する。
(従来技術及び発明が解決しようとする問題点)従来、
例えばプリント配vA仮等の導体回路板においては、配
線の高密度化を目的として、両面板或いは多層板等、2
層以上の導体回路が形成されたものが実用化されており
、これら2層以上の導体回路はスルーホールを介して互
いに電気的な導通が図られている。
例えばプリント配vA仮等の導体回路板においては、配
線の高密度化を目的として、両面板或いは多層板等、2
層以上の導体回路が形成されたものが実用化されており
、これら2層以上の導体回路はスルーホールを介して互
いに電気的な導通が図られている。
しかしながら、かかる両面板或いは多層板は、1個のス
ルーホール当たり1個の導線(信号線)が形成されるの
みであり、配線の高密度化には自ずから限界がある。即
ち、1個のスルーホールに、互いに電気的に独立な2個
の信号線を形成することができれば、更に配線密度を高
めることができると予想される。
ルーホール当たり1個の導線(信号線)が形成されるの
みであり、配線の高密度化には自ずから限界がある。即
ち、1個のスルーホールに、互いに電気的に独立な2個
の信号線を形成することができれば、更に配線密度を高
めることができると予想される。
本発明は上記従来の要請に応えるべくなされたもので、
スルーホールを有する導体回路板において、1個のスル
ーホールにより互いに電気的に独立な2個の信号線が形
成された二重スルーホール付導体回路板及びその製造方
法を提供することを目的とする。
スルーホールを有する導体回路板において、1個のスル
ーホールにより互いに電気的に独立な2個の信号線が形
成された二重スルーホール付導体回路板及びその製造方
法を提供することを目的とする。
(問題点を解決するための手段)
本発明は、スルーホール内に絶縁層を介して2層の導体
層を形成し、各々を別の導体回路部分へ電気的に接続す
ることとなせばよいとの認識に基づくものである。
層を形成し、各々を別の導体回路部分へ電気的に接続す
ることとなせばよいとの認識に基づくものである。
即ち、本発明の二重スルーホール付導体回路板は、絶縁
基板に、電気的に独立な第1及び第2の導体回路並びに
スルーホールが形成された導体回路板において、前記絶
縁基板のスルーホール内周壁面及び開口周縁部に形成さ
れた第1の導体層と、該第1の導体層の全面を覆って電
着塗装により形成された絶縁層と、該絶縁層を覆って形
成された第2の導体層とを有し、前記第1の導体層は前
記第1の導体回路に、前記第2の導体層は前記第2の導
体層に夫々電気的に接続された構成としたものである。
基板に、電気的に独立な第1及び第2の導体回路並びに
スルーホールが形成された導体回路板において、前記絶
縁基板のスルーホール内周壁面及び開口周縁部に形成さ
れた第1の導体層と、該第1の導体層の全面を覆って電
着塗装により形成された絶縁層と、該絶縁層を覆って形
成された第2の導体層とを有し、前記第1の導体層は前
記第1の導体回路に、前記第2の導体層は前記第2の導
体層に夫々電気的に接続された構成としたものである。
また、本発明の二重スルーホール付導体回路板の製造方
法は、スルーホールを有する絶縁基板の、前記スルーホ
ール内周壁面及び開口周縁部、少なくとも互いに電気的
に独立な第1及び第2の導体回路形成領域部、並びにス
ルーホール開口周縁部と前記第1の導体回路形成領域と
の接続部に銅箔を形成し、前記スルーホール内周壁面及
び開口周縁部の銅箔を第1の導体層とする工程と、前記
導体回路形成領域部の銅箔上に前記第1及び第2の導体
回路に対応するパターンをドライフィルムにより形成す
る工程と、前記ドライフィルムによるパターンが形成さ
れた導体回路形成領域部の全面にレジスト層を形成する
工程と、前記スルーホール内周壁面及び開口周縁部と前
記接続部との全面に電着塗装により絶縁層を形成する工
程と、前記レジスト層を剥離したのち前記導体回路形成
領域部に前記第1の導体層と前記接゛続部を介して電気
的に接続された前記第1の導体回路及び前記第2の導体
回路を形成する工程と、前記ドライフィルムを剥離した
のち前記第2の導体回路の少なくとも一部及び前記接続
部上の一部を除く前記絶縁層を覆い且つ両者を接続する
第2の導体層を形成する工程とから構成される。
法は、スルーホールを有する絶縁基板の、前記スルーホ
ール内周壁面及び開口周縁部、少なくとも互いに電気的
に独立な第1及び第2の導体回路形成領域部、並びにス
ルーホール開口周縁部と前記第1の導体回路形成領域と
の接続部に銅箔を形成し、前記スルーホール内周壁面及
び開口周縁部の銅箔を第1の導体層とする工程と、前記
導体回路形成領域部の銅箔上に前記第1及び第2の導体
回路に対応するパターンをドライフィルムにより形成す
る工程と、前記ドライフィルムによるパターンが形成さ
れた導体回路形成領域部の全面にレジスト層を形成する
工程と、前記スルーホール内周壁面及び開口周縁部と前
記接続部との全面に電着塗装により絶縁層を形成する工
程と、前記レジスト層を剥離したのち前記導体回路形成
領域部に前記第1の導体層と前記接゛続部を介して電気
的に接続された前記第1の導体回路及び前記第2の導体
回路を形成する工程と、前記ドライフィルムを剥離した
のち前記第2の導体回路の少なくとも一部及び前記接続
部上の一部を除く前記絶縁層を覆い且つ両者を接続する
第2の導体層を形成する工程とから構成される。
(作用)
スルーホール周壁面に絶縁層を介して形成された第1の
導体層と第2の導体層とにより、1個のスルーホールで
、夫々2個の電気的に互いに独立な回路部分への信号線
を取り出すことができ、その分回路の高密度化が図れる
。
導体層と第2の導体層とにより、1個のスルーホールで
、夫々2個の電気的に互いに独立な回路部分への信号線
を取り出すことができ、その分回路の高密度化が図れる
。
(実施例)
以下、本発明の一実施例を添付図面に基づいて詳述する
。
。
第7図は本発明の二重スルーホール付導体回路板の構造
の一例を示し、絶縁基板lにはスルーホール1aが形成
されている。このスルーホールlaの周壁面及び上下開
口周縁部には第1の導体層2が形成されており、該導体
層2の開口周縁部の一部は接続部3が延出形成されてこ
の接続部3の先端が第1の接続端子領域4とされている
。導体層2の全面を覆って、絶縁JI5が電着塗装によ
り形′ 成されている。更に、この絶縁層5上に第2の
導体N6が形成されており、この導体N6は第2の接続
端子領域7の上面にまで形成され、これと電気的に接続
されている。更に、絶縁基板lの裏面にも適宜な接続端
子領域(図示せず)が形成されている。なお、上記構成
導体回路板において、接 ′続端子領域4.7の形状は
第7図に示したものに限定されるものではなく、配線の
必要に応じて適宜決定すればよい。
の一例を示し、絶縁基板lにはスルーホール1aが形成
されている。このスルーホールlaの周壁面及び上下開
口周縁部には第1の導体層2が形成されており、該導体
層2の開口周縁部の一部は接続部3が延出形成されてこ
の接続部3の先端が第1の接続端子領域4とされている
。導体層2の全面を覆って、絶縁JI5が電着塗装によ
り形′ 成されている。更に、この絶縁層5上に第2の
導体N6が形成されており、この導体N6は第2の接続
端子領域7の上面にまで形成され、これと電気的に接続
されている。更に、絶縁基板lの裏面にも適宜な接続端
子領域(図示せず)が形成されている。なお、上記構成
導体回路板において、接 ′続端子領域4.7の形状は
第7図に示したものに限定されるものではなく、配線の
必要に応じて適宜決定すればよい。
即ち、かかる構成において、絶縁基板1表面の第1の接
続端子領域4に入力された電気信号は接続部3及びスル
ーホール内の第1の導体層2を介して絶縁基板1の裏面
の接続端子領域に伝達される。一方、絶縁基板1表面の
第1の接続端子領域7に入力された電気信号は第2の導
体層6を介して絶縁基板l裏面の接続端子領域に伝達さ
れる。
続端子領域4に入力された電気信号は接続部3及びスル
ーホール内の第1の導体層2を介して絶縁基板1の裏面
の接続端子領域に伝達される。一方、絶縁基板1表面の
第1の接続端子領域7に入力された電気信号は第2の導
体層6を介して絶縁基板l裏面の接続端子領域に伝達さ
れる。
絶縁基板1上では、第1及び第2の導体層2及び6は絶
縁層5により互いに電気的に絶縁されているため、1個
のスルーホール1aを介して、2個の互いに異なる電気
信号を基板1表面の回路部分から裏面の回路部分へ伝達
することが可能°となる。
縁層5により互いに電気的に絶縁されているため、1個
のスルーホール1aを介して、2個の互いに異なる電気
信号を基板1表面の回路部分から裏面の回路部分へ伝達
することが可能°となる。
尚、絶縁層5は電着塗装により形成されるので、絶縁層
が均一な膜厚となり、しかも、絶縁に充分な膜厚で形成
することができるという利点がある。
が均一な膜厚となり、しかも、絶縁に充分な膜厚で形成
することができるという利点がある。
又、絶縁層5を形成する材料としては電着塗装を行いう
るちのであれば特に限定されるものではなく、例えば、
アニオン系もしくはカチオン系等の一般的な電着塗装用
塗料が使用できる。
るちのであれば特に限定されるものではなく、例えば、
アニオン系もしくはカチオン系等の一般的な電着塗装用
塗料が使用できる。
次いで、本発明の二重スルーホール付導体回路板の製造
方法により、第7図に示した二重スルーホール付導体回
路板を製造する際の各工程を第1図乃至第6図に基づい
て説明する。尚、この製造工程においては、導体回路板
の一例表面についての工程のみを示しである。
方法により、第7図に示した二重スルーホール付導体回
路板を製造する際の各工程を第1図乃至第6図に基づい
て説明する。尚、この製造工程においては、導体回路板
の一例表面についての工程のみを示しである。
先ず、スルーホールlaを穿設された絶縁基板1の前記
スルーホール1aの周壁をも含む全面に銅箔を形成した
のち、該銅箔をエツチングすることによって、第1の導
体層2(スルーホールlal’il壁面及び開口周縁部
領域)及び接続部3と、第1及び第2の導体回路即ち接
続端子領域4.7を形成する予定の領域10とを画成す
る(第1図)。
スルーホール1aの周壁をも含む全面に銅箔を形成した
のち、該銅箔をエツチングすることによって、第1の導
体層2(スルーホールlal’il壁面及び開口周縁部
領域)及び接続部3と、第1及び第2の導体回路即ち接
続端子領域4.7を形成する予定の領域10とを画成す
る(第1図)。
この時、導体層2、接続部3及び銅箔の領域1゜とで囲
まれた領域は絶縁基板1の表面1bが露出した状態とな
っている。尚、このエッ°チング工程は、例えばスルー
ホール1aの開口部にレジストフィルムの蓋を形成して
エツチングを行う、所謂テンティング法を適用すること
ができる。
まれた領域は絶縁基板1の表面1bが露出した状態とな
っている。尚、このエッ°チング工程は、例えばスルー
ホール1aの開口部にレジストフィルムの蓋を形成して
エツチングを行う、所謂テンティング法を適用すること
ができる。
次いで、銅箔の領域10に、ドライフィルムを用いて第
1、第2の接続端子領域4.7に対応するパターン4゛
、7°を焼き付は形成する(第2図)。
1、第2の接続端子領域4.7に対応するパターン4゛
、7°を焼き付は形成する(第2図)。
そして、上記銅箔の領域10の全面を覆って電着塗装用
のレジスト(EDレジスト)11を印刷形成する(第3
図)、続いて、電着塗装により第1の導体層2及び接続
部3の全面を覆って絶縁層5を形成する(第4図)、具
体的には、電着塗料としてアルキド樹脂溶液を使用し、
塗装条件は、塗料の固形分14〜16%、塗料温度25
〜30℃、塗料pH8,0〜8.4、電圧50〜80V
、通電時間5〜7分間に夫々設定する。又、この絶縁層
の厚さは約30μmとする。尚、この工程において、当
然のことながら絶縁基板lの露出した表面1bには電着
塗装は行われない、しかるのち、4体層2、接続部3及
び露出表面1bの全面を、後述する化学銅メッキ工程に
備えて触媒化する。
のレジスト(EDレジスト)11を印刷形成する(第3
図)、続いて、電着塗装により第1の導体層2及び接続
部3の全面を覆って絶縁層5を形成する(第4図)、具
体的には、電着塗料としてアルキド樹脂溶液を使用し、
塗装条件は、塗料の固形分14〜16%、塗料温度25
〜30℃、塗料pH8,0〜8.4、電圧50〜80V
、通電時間5〜7分間に夫々設定する。又、この絶縁層
の厚さは約30μmとする。尚、この工程において、当
然のことながら絶縁基板lの露出した表面1bには電着
塗装は行われない、しかるのち、4体層2、接続部3及
び露出表面1bの全面を、後述する化学銅メッキ工程に
備えて触媒化する。
この時、触媒としてはパラジウム塩化物などが使用でき
る。又、電着塗料及び触媒の固着のため、150〜17
0℃で20〜30分間加熱を行う。
る。又、電着塗料及び触媒の固着のため、150〜17
0℃で20〜30分間加熱を行う。
上記触媒化終了後に、EDレジスト11を例えばトリク
ロロエタン等の弱アルカリ性の除去液にて剥離し、ドラ
イフィルムパターン4°、7゛ヲマスクとして銅箔領域
lOのエツチングを行い、第1、第2の接続端子領域4
.7を形成する(第5図)。
ロロエタン等の弱アルカリ性の除去液にて剥離し、ドラ
イフィルムパターン4°、7゛ヲマスクとして銅箔領域
lOのエツチングを行い、第1、第2の接続端子領域4
.7を形成する(第5図)。
次いで、ドライフィルムパターン4’、 ?’をf!I
N除去したのち、化学銅メッキを施す領域を除く全ての
領域にレジスト印刷を行いレジスト膜12を形成する(
第6図)、この工程において、ドライフィルムを除去す
るための液としては、例えば5%苛性ソーダ等の強アル
カリ溶液を使用する。又、レジスト膜12の形成工程に
おいて、接続部3上に形成された絶縁N5の先端部5a
をレジスト膜12により覆うようにする。
N除去したのち、化学銅メッキを施す領域を除く全ての
領域にレジスト印刷を行いレジスト膜12を形成する(
第6図)、この工程において、ドライフィルムを除去す
るための液としては、例えば5%苛性ソーダ等の強アル
カリ溶液を使用する。又、レジスト膜12の形成工程に
おいて、接続部3上に形成された絶縁N5の先端部5a
をレジスト膜12により覆うようにする。
かくCて、レジスト膜12が形成されていない全ての領
域に化学銅メッキを施し、第7図に示したように銅メッ
キ層即ち第2の導体層6及び第1の接続端子領域4を覆
ってこれと一体になる層を形成し、二重スルーホール付
導体回路板を完成する。この化学銅メッキは、例えば市
販の厚付化学銅メッキ液を使用して行うことができ、膜
厚は10μm前後とする。第7図において、第2の導体
層6は第2の接続端子領域7を覆う領域まで形成されて
当該領域7と電気的に接続される。一方、第2の導体N
6と第1の接続端子領域4とは両者間に介在される絶縁
層5により電気的に絶縁されている。従って、前述した
ように、第1の導体層2と第2の導体層6により互いに
独立な電気信号をスルーホール1aを介して当該導体回
路板の裏面の適宜な箇所に伝達することが可能となる。
域に化学銅メッキを施し、第7図に示したように銅メッ
キ層即ち第2の導体層6及び第1の接続端子領域4を覆
ってこれと一体になる層を形成し、二重スルーホール付
導体回路板を完成する。この化学銅メッキは、例えば市
販の厚付化学銅メッキ液を使用して行うことができ、膜
厚は10μm前後とする。第7図において、第2の導体
層6は第2の接続端子領域7を覆う領域まで形成されて
当該領域7と電気的に接続される。一方、第2の導体N
6と第1の接続端子領域4とは両者間に介在される絶縁
層5により電気的に絶縁されている。従って、前述した
ように、第1の導体層2と第2の導体層6により互いに
独立な電気信号をスルーホール1aを介して当該導体回
路板の裏面の適宜な箇所に伝達することが可能となる。
(発明の効果)
以上説明したように本発明の二重スルーホール付導体回
路板によれば、絶縁基板に、電気的に独立な第1及び第
2の導体回路並びにスルーホールが形成された導体回路
板において、前記絶縁基板のスルーホール内周壁面及び
開口周縁部に形成された第1の導体層と、該第1の導体
層の全面を覆って電着塗装により形成された絶縁層と、
該絶縁層を覆って形成された第2の導体層とを有し、前
記第1の導体層は前記第1の導体回路に、前記第2の導
体層は前記第2の導体層に夫々電気的に接続された構成
としたので、1個のスルーホールを介して、互いに独立
な2種類の電気信号を導体回路板の裏面に伝達すること
ができ、従来の導体回路板に比べて配線密度を飛躍的に
高めることが可能となる。
路板によれば、絶縁基板に、電気的に独立な第1及び第
2の導体回路並びにスルーホールが形成された導体回路
板において、前記絶縁基板のスルーホール内周壁面及び
開口周縁部に形成された第1の導体層と、該第1の導体
層の全面を覆って電着塗装により形成された絶縁層と、
該絶縁層を覆って形成された第2の導体層とを有し、前
記第1の導体層は前記第1の導体回路に、前記第2の導
体層は前記第2の導体層に夫々電気的に接続された構成
としたので、1個のスルーホールを介して、互いに独立
な2種類の電気信号を導体回路板の裏面に伝達すること
ができ、従来の導体回路板に比べて配線密度を飛躍的に
高めることが可能となる。
又、本発明の二重スルーホール付導体回路板の製造方法
によれば、スルーホールを有する絶縁基板の、前記スル
ーホール内周壁面及び開口周縁部、少なくとも互いに電
気的に独立な第1及び第2の導体回路形成領域部、並び
にスルーホール開口周縁部と前記第1の導体回路形成つ
■域との接続部に銅箔を形成し、前記スルーホール内周
壁面及び開口周縁部の銅箔を第1の導体層とする工程と
、前記導体回路形成領域部の銅箔上に前記第1及び第2
の導体回路に対応するパターンをドライフィルムにより
形成する工程と、前記ドライフィルムによるパターンが
形成された導体回路形成領域部の全面にレジスト層を形
成する工程と、前記スルーホール内周壁面及び開口周縁
部と前記接続部との全面に電着塗装により絶縁層を形成
する工程と、前記レジスト層を剥離したのち前記導体回
路形成領域部に前記第1の導体層と前記接続部を介して
電気的に接続された前記第1の導体回路及び前記第2の
導体回路を形成する工程と、前記ドライフィルムを欝1
1ii1シたのち前記第2の導体回路の少なくとも一部
及び前記接続部上の一部を除く前記絶縁層を覆い且つ両
者を接続する第2の導体層を形成する工程とから構成し
たので、簡単な工程により、二重スルーホール付導体回
路板を製造することが可能となる。
によれば、スルーホールを有する絶縁基板の、前記スル
ーホール内周壁面及び開口周縁部、少なくとも互いに電
気的に独立な第1及び第2の導体回路形成領域部、並び
にスルーホール開口周縁部と前記第1の導体回路形成つ
■域との接続部に銅箔を形成し、前記スルーホール内周
壁面及び開口周縁部の銅箔を第1の導体層とする工程と
、前記導体回路形成領域部の銅箔上に前記第1及び第2
の導体回路に対応するパターンをドライフィルムにより
形成する工程と、前記ドライフィルムによるパターンが
形成された導体回路形成領域部の全面にレジスト層を形
成する工程と、前記スルーホール内周壁面及び開口周縁
部と前記接続部との全面に電着塗装により絶縁層を形成
する工程と、前記レジスト層を剥離したのち前記導体回
路形成領域部に前記第1の導体層と前記接続部を介して
電気的に接続された前記第1の導体回路及び前記第2の
導体回路を形成する工程と、前記ドライフィルムを欝1
1ii1シたのち前記第2の導体回路の少なくとも一部
及び前記接続部上の一部を除く前記絶縁層を覆い且つ両
者を接続する第2の導体層を形成する工程とから構成し
たので、簡単な工程により、二重スルーホール付導体回
路板を製造することが可能となる。
第1図乃至第6図は本発明の製造方法により第7図に示
した本発明の二重スルーホール付導体回路板の製造工程
を示す工程説明図、第7図は本発明の二重スルーホール
付導体回路板の一実施例を示す要部断面斜視図である。 1・・・絶縁基板、1a・・・スルーホール、2.6・
・・導体層、4.7・・・接続端子領域、5・・・絶縁
層。
した本発明の二重スルーホール付導体回路板の製造工程
を示す工程説明図、第7図は本発明の二重スルーホール
付導体回路板の一実施例を示す要部断面斜視図である。 1・・・絶縁基板、1a・・・スルーホール、2.6・
・・導体層、4.7・・・接続端子領域、5・・・絶縁
層。
Claims (2)
- (1)絶縁基板に、電気的に独立な第1及び第2の導体
回路並びにスルーホールが形成された導体回路板におい
て、前記絶縁基板のスルーホール内周壁面及び開口周縁
部に形成された第1の導体層と、該第1の導体層の全面
を覆って電着塗装により形成された絶縁層と、該絶縁層
を覆って形成された第2の導体層とを有し、前記第1の
導体層は前記第1の導体回路に、前記第2の導体層は前
記第2の導体層に夫々電気的に接続されていることを特
徴とする二重スルーホール付導体回路板。 - (2)スルーホールを有する絶縁基板の、前記スルーホ
ール内周壁面及び開口周縁部、少なくとも互いに電気的
に独立な第1及び第2の導体回路形成領域部、並びにス
ルーホール開口周縁部と前記第1の導体回路形成領域と
の接続部に銅箔を形成し、前記スルーホール内周壁面及
び開口周縁部の銅箔を第1の導体層とする工程と、前記
導体回路形成領域部の銅箔上に前記第1及び第2の導体
回路に対応するパターンをドライフィルムにより形成す
る工程と、前記ドライフィルムによるパターンが形成さ
れた導体回路形成領域部の全面にレジスト層を形成する
工程と、前記スルーホール内周壁面及び開口周縁部と前
記接続部との全面に電着塗装により絶縁層を形成する工
程と、前記レジスト層を剥離したのち前記導体回路形成
領域部に前記第1の導体層と前記接続部を介して電気的
に接続された前記第1の導体回路及び前記第2の導体回
路を形成する工程と、前記ドライフィルムを剥離したの
ち前記第2の導体回路の少なくとも一部及び前記接続部
上の一部を除く前記絶縁層を覆い且つ両者を接続する第
2の導体層を形成する工程とからなることを特徴とする
二重スルーホール付導体回路板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5686087A JPS63224389A (ja) | 1987-03-13 | 1987-03-13 | 二重スル−ホ−ル付導体回路板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5686087A JPS63224389A (ja) | 1987-03-13 | 1987-03-13 | 二重スル−ホ−ル付導体回路板及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63224389A true JPS63224389A (ja) | 1988-09-19 |
Family
ID=13039167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5686087A Pending JPS63224389A (ja) | 1987-03-13 | 1987-03-13 | 二重スル−ホ−ル付導体回路板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63224389A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5866386A (ja) * | 1981-10-15 | 1983-04-20 | 株式会社ピーエフーユー | プリント板 |
JPS61247090A (ja) * | 1985-04-24 | 1986-11-04 | 日本ペイント株式会社 | 半田スル−ホ−ルを有する回路板の製造方法 |
-
1987
- 1987-03-13 JP JP5686087A patent/JPS63224389A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5866386A (ja) * | 1981-10-15 | 1983-04-20 | 株式会社ピーエフーユー | プリント板 |
JPS61247090A (ja) * | 1985-04-24 | 1986-11-04 | 日本ペイント株式会社 | 半田スル−ホ−ルを有する回路板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4775573A (en) | Multilayer PC board using polymer thick films | |
US4854040A (en) | Method of making multilayer pc board using polymer thick films | |
JPS63211692A (ja) | 両面配線基板 | |
JPS63224389A (ja) | 二重スル−ホ−ル付導体回路板及びその製造方法 | |
JP2741238B2 (ja) | フレキシブルプリント配線板及びその製造方法 | |
US5219607A (en) | Method of manufacturing printed circuit board | |
JPH1079568A (ja) | プリント配線板の製造方法 | |
JPS63137498A (ja) | スル−ホ−ルプリント板の製法 | |
JPH10233563A (ja) | プリント配線基板及びその製造方法 | |
JP2827472B2 (ja) | スルーホールプリント配線基板の製造方法 | |
JP2603097B2 (ja) | プリント配線板の製造方法 | |
JP3095857B2 (ja) | 電子部品搭載用基板 | |
JP2795475B2 (ja) | プリント配線板及びその製造方法 | |
JPH0739258Y2 (ja) | 基板のエッジにおける端子構造 | |
JPS6141272Y2 (ja) | ||
JP2603863B2 (ja) | プリント配線板 | |
JP2003224348A (ja) | 高密度プリント配線板及びその製造方法 | |
JP3688940B2 (ja) | 可撓性回路基板の配線パタ−ン形成法 | |
EP0375954B1 (en) | Method of manufacturing printed circuit board | |
JPH0137877B2 (ja) | ||
JPH07162131A (ja) | 印刷配線板の製造方法 | |
JPS58121698A (ja) | 多層配線基板 | |
JPH0992967A (ja) | プリント配線板およびその製造方法 | |
JPS6156639B2 (ja) | ||
JPS614295A (ja) | プリント配線板の製造方法 |